PLDs und FPGAs in der Praxis: komplexe Logikbausteine erfolgreich programmieren
Gespeichert in:
| Hauptverfasser: | , , |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Poing
Franzis
1994
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | 370 S. Ill., graph. Darst. 2 Disketten ; 3,5" |
| ISBN: | 3772360750 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV009594451 | ||
| 003 | DE-604 | ||
| 005 | 20241212 | ||
| 007 | t| | ||
| 008 | 940509s1994 gw ad|| |||| 00||| ger d | ||
| 016 | 7 | |a 941027147 |2 DE-101 | |
| 020 | |a 3772360750 |9 3-7723-6075-0 | ||
| 035 | |a (OCoLC)75435975 | ||
| 035 | |a (DE-599)BVBBV009594451 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c DE | ||
| 049 | |a DE-12 |a DE-29T |a DE-858 |a DE-859 |a DE-210 |a DE-898 |a DE-706 |a DE-634 |a DE-11 | ||
| 084 | |a ST 190 |0 (DE-625)143607: |2 rvk | ||
| 084 | |a ST 257 |0 (DE-625)143630: |2 rvk | ||
| 084 | |a ZN 4940 |0 (DE-625)157423: |2 rvk | ||
| 084 | |a ZN 5630 |0 (DE-625)157471: |2 rvk | ||
| 084 | |a DAT 706f |2 stub | ||
| 084 | |a 37 |2 sdnb | ||
| 084 | |a ELT 360f |2 stub | ||
| 084 | |a 28 |2 sdnb | ||
| 100 | 1 | |a Heusinger, Peter |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a PLDs und FPGAs in der Praxis |b komplexe Logikbausteine erfolgreich programmieren |c Peter Heusinger ; Karlheinz Ronge ; Gerhard Stock |
| 246 | 1 | 3 | |a Handbuch der PLDs und FPGAs |
| 264 | 1 | |a Poing |b Franzis |c 1994 | |
| 300 | |a 370 S. |b Ill., graph. Darst. |e 2 Disketten ; 3,5" | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Gate-Array-Bauelement |0 (DE-588)4113666-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Programmierung |0 (DE-588)4076370-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Programmierbare logische Anordnung |0 (DE-588)4076369-9 |2 gnd |9 rswk-swf |
| 689 | 0 | 0 | |a Programmierbare logische Anordnung |0 (DE-588)4076369-9 |D s |
| 689 | 0 | 1 | |a Programmierung |0 (DE-588)4076370-5 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 1 | 1 | |a Programmierung |0 (DE-588)4076370-5 |D s |
| 689 | 1 | |5 DE-604 | |
| 689 | 2 | 0 | |a Programmierbare logische Anordnung |0 (DE-588)4076369-9 |D s |
| 689 | 2 | |5 DE-604 | |
| 689 | 3 | 0 | |a Gate-Array-Bauelement |0 (DE-588)4113666-4 |D s |
| 689 | 3 | 1 | |a Programmierbare logische Anordnung |0 (DE-588)4076369-9 |D s |
| 689 | 3 | |5 DE-604 | |
| 689 | 4 | 0 | |a Gate-Array-Bauelement |0 (DE-588)4113666-4 |D s |
| 689 | 4 | |5 DE-604 | |
| 689 | 5 | 0 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 5 | |5 DE-604 | |
| 700 | 1 | |a Ronge, Karlheinz |e Verfasser |4 aut | |
| 700 | 1 | |a Stock, Gerhard |e Verfasser |4 aut | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006342284&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-006342284 | |
Datensatz im Suchindex
| DE-BY-FWS_katkey | 135497 |
|---|---|
| _version_ | 1818292543212748800 |
| adam_text |
INHALTSVERZEICHNIS
1
EINLEITUNG
.
1
2
LOGISCHE
ELEMENTARFTMKTIONEN
.
5
2.1
DIE
VERSCHIEDENEN
LOGISCHEN
ELEMENTARFUNKTIONEN
.
5
2.1.1
KOMBINATORISCHE
FUNKTIONEN
UND
IHR
FUNKTIONALES
VERHALTEN
.
6
2.1.2
KOMBINATORISCHE
FUNKTIONEN
UND
IHR
ZEITLICHES
VERHALTEN
.
9
2.1.3
SEQUENTIELLE
FUNKTIONEN
UND
IHR
FUNKTIONALES
VERHALTEN
.
10
2.1.4
SEQUENTIELLE
FUNKTIONEN
UND
IHR
ZEITLICHES
VERHALTEN
.
13
2.2
GEGENUEBERSTELLUNG
VON
SYNCHRONEM
UND
ASYNCHRONEM
DESIGNSTIL
.
14
2.3
GESCHWINDIGKEIT
VERSUS
FLAECHE
.
19
2.4
FLAECHENOPTIMIERUNG
.
23
2.5
DER
TEST
UNTER
BEACHTUNG VON
BEOBACHT
UND
STEUERBARKEIT
.
28
2.6
CHECKLISTE
FUER
"GUTEN
DESIGNSTIL"
.
35
2.6.1
HIERARCHISCHES
DESIGN
.
35
2.6.2
KONSISTENZ
DER
SIGNALNAMEN
.
36
2.6.3
VERMEIDUNG
VON
SEQUENTIELL
TIEFEN
STRUKTUREN
.
37
2.6.4
VERWENDUNG
EINES
GLOBALEN
RESET
.
37
2.6.5
VOLLSYNCHRONES
DESIGN
.
38
2.6.6
VERWENDUNG
INTERNER
CLOCK-NETZWERKE
.
39
2.6.7
BERUECKSICHTIGUNG
DES
FAN-OUT
.
43
2.6.8
DOKUMENTATION
.
43
2.6.9
ERGAENZENDE
REGELN
.
44
2.6.10
CHECKLISTE
FUER
DEN
TAEGLICHEN
GEBRAUCH
.
44
TEIL
A:
ARCHITEKTUREN
.
46
3
PROGRAMMIERBARE
LOGIK
IN DER
UEBERSICHT
.
47
3.1
PAL
UND
GAL
.
47
3.2
CPLDS
UND
FPGAS
.
53
3.3
PROGRAMMIERTECHNOLOGIEN
.
55
3.4
PROGRAMMIERALGORITHMEN
.
60
3.5
VOR
UND
NACHTEILE
PROGRAMMIERBARER
LOGIK
.
62
3.6
ARCHITEKTUREN
.
64
3.7
CPLDS
IM
UEBERBLICK
.
68
3.7.1
MAX5000/MAX7000
FAMILIE
VON
ALTERA
.
68
3.7.2
MACH
CPLDS
VON
AMD
.
75
3.7.3
FLASH370-FAMILIE
VON
CYPRESS
.
83
3.7.4
PEEL
ARRAYS
VON
ICT
.
87
3.7.5
FLEXLOGIC
FAMILIE
VON
INTEL
.
91
3.7.6
PLSI/ISPLSI-FAMILIE
VON
LATTICE
.
96
3.7.7
MAPL
SERIE
VON
NATIONAL
SEMICONDUCTOR
.
107
3.7.8
XILINX
EPLD
XC7200A/XC7300-FAMILIE
.
110
3.8
FPGAS
IM
UEBERBLICK
.
117
3.8.1
ACTEL
FPGAS
.
117
3.8.2
FLEX8000
FAMILIE
VON
ALTERA
.
123
3.8.3
ORCA
BAUSTEINE
VON
AT&T.
.
129
3.8.4
CLIOEOOO-FAMILIE
VON
CONCURRENT
LOGIC/ATMEL
.
139
3.8.5
CP20K-FAMILIE
VON
CROSSPOINT
SOLUTIONS
.
145
3.8.6
MPA-FAMILIE
VON
MOTOROLA
.
149
3.8.7
PASIC
FPGAS
VON
QUICKLOGIC
.
153
3.8.8
XILINX
LCA-FAMILIEN
.
'
.
158
4
PREP-BENCHMARK-TESTS
.
172
5
DESIGNWERKZEUGE
.
177
5.1
MODULE
IN
DESIGNWERKZEUGEN
.
178
5.1.1
SCHALTPLANEINGABE
(SCHEMATIC
ENTRY)
.
179
5.1.2
BESCHREIBUNG
MIT
HOCHSPRACHEN
.
180
5.1.3
LOGIKSYNTHESE
.
183
5.1.4
OPTIMIERUNG
.
184
5.1.5
FITTING
.
185
5.1.6
MAPPING
.
188
5.1.7
PLACE
&
ROUTE
.
188
5.1.8
SIMULATION
.
192
5.1.9
INTERFACES
(EDIF,
OPEN-PLA,
VHDL,
.)
.
193
5.1.10
PLD-COMPILER
.
193
5.2
VORSTELLUNG
UNABHAENGIGER
ENTWICKLUNGSWERKZEUGE
.
195
5.2.1
FPGA
FOUNDRY
VON
NEOCAD
.
195
5.2.2
PLDESIGNER
XL
VON
MINC
.
197
5.2.3
SYNARIO
VON
DATAI/O
.
200
5.2.4
LOG/IC
VON
ISDATA
.
202
5.2.5
VIEWFPGA
VON
VIEWLOGIC
.
204
6
AUSWAHLKRITERIEN
.
206
6.1
PLDS
UND
FPGAS
IM
VERGLEICH
ZU
WEITEREN
MIKROELEKTRONISCHEN
.206
6.2
REINE
HARDWARESYSTEME
UND
KOMBINIERTE
HARD
/SOFTWARESYSTEME
.206
6.3
HERSTELLERPROGRAMMIERTE
UND
ANWENDERPROGRAMMIERBARE
ASICS
.
209
6.4
SINNVOLLER
EINSATZ
VON
PLDS
UND
FPGAS
.
210
6.4.1
VORTEILE
HOEHERER
INTEGRATIONSDICHTE
.
210
6.4.2
PLDS
UND
FPGAS
FUER
PROTOTYPING
.
212
6.4.3
PLDS
UND
FPGAS
FUER
DIE
SERIENPRODUKTION
.
213
6.5
ENTWICKLUNGSUMGEBUNG
FUER
FPGAS
UND
PLDS
.
215
6.5.1
KOSTENOPTIMIERUNG
IM
ENTWICKLUNGSABLAUF
.
215
6.5.2
PROGRAMMIERUNG
.
220
6.6
AUSWAHLKRITERIEN
FUER
BAUSTEINE
UND
WERKZEUGE
.
222
6.6.1
LEISTUNGSKRITERIEN
.
222
6.6.2
PACKAGE
(GEHAEUSEFORM)
.
226
6.6.3
PROGRAMMIERUNG
.
229
6.6.4
DESIGNWERKZEUGE
.
231
6.6.5
FORSCHUNG
UND
ENTWICKLUNG
.
232
TEIL
B
:
DESIGNMETHODIK
.
233
7
VORSTELLUNG
VERSCHIEDENER DIGITALER
GRUNDFUNKTIONEN
.
234
7.1
CODER
/
DECODER
.
235
7.1.1
CODER
/
DECODER
TYPEN
.
236
7.1.2
OPTIMALE
REALISIERUNG
.
237
7.1.3
WEITERE
BEISPIELE
.
240
7.2
MULTIPLEXER
.
243
7.2.1
MULTIPLEXER
TYPEN
.
243
7.2.2
OPTIMALE
REALISIERUNG
.
246
7.2.3
DEMULTIPLEXER-TYPEN
.
247
7.3
ARITHMETISCHE
GRUNDFUNKTIONEN
.
250
7.3.1
DIE
ADDIER-FUNKTION
.
250
7.3.2
OPTIMALE
REALISIERUNG
.
252
7.3.3
SUBTRAHIERER
.
255
7.3.4
MULTIPLIZIERER
.
257
7.4
KOMPARATOREN
.
259
7.5
ZUSTANDSMASCHINEN
.
262
7.5.1
DER
MEDVEDEV-AUTOMAT
.
263
7.5.2
DER
MOORE-AUTOMAT
.
264
7.5.3
DER
MEALY-AUTOMAT
.
265
7.5.4
BESCHREIBUNGSFORMEN
VON
ZUSTANDSMASCHINEN
.
266
7.5.5
ZUSTANDSCODIERUNG
.
271
7.5.6
DIE
VERSCHIEDENEN
MOEGLICHKEITEN
DER
OPTIMIERUNG
.
274
7.5.7
KONSISTENZTESTS
VON
ZUSTANDSMASCHINEN
.
275
7.6
ZAEHLER
.
277
7.6.1
AUFBAU
VON
ZAEHLERN
.
277
7.6.2
ASYNCHRONER
DUALZAEHLER
.
281
7.6.3
SYNCHRONE
DUALZAEHLER
.
281
7.6.4
KOMPLEXE
ZAEHLER
.
282
8
VORSTELLUNG
DER
EXPERIMENTIERUMGEBUNG
.
284
8.1
VORSTELLUNG
DES
ISPLSI
1016
.
284
8.1.1
KONFIGURATIONSMOEGLICHKEITEN
EINES
GENERIC
LOGIC
BLOCK
.
284
8.1.2
IO-ZELLE
.
289
8.1.3
OUTPUT
ROUTING
POOL
.
291
8.1.4
GLOBAL
ROUTING
POOL
.
292
8.1.5
CLOCK-NETZWERK
.
293
8.1.6
IN
SYSTEM
PROGRAMMIERUNG
.
294
8.2
DESIGNFLOW
.
294
8.3
KURZREFERENZ
EASY
ABEL
.
295
8.3.1
BEDIENUNG
.
295
8.3.2
BESCHREIBUNGSSYNTAX
DER
ABEL-HDL
.
306
8.3.3
DESIGNFLOW
.
315
8.4
KURZREFERENZ
WINPTRANS
.
316
8.5
KURZREFERENZ
DES
PDS1016
DEVELOPMENT
SYSTEMS
.
319
8.6
DAS
EVALUATION-BOARD
.
325
9
^ESIGNBEISPIELE
AUS
DER
PRAXIS
.
327
9.1
BEISPIEL
GEMULTIPLEXTE
SIEBENSEGMENTANZEIGE
.
327
9.2
BEISPIEL
DIGITALE
UHR
.
331
9.3
BEISPIEL
ELEKTRONISCHES
SCHLOSS
.
336
9.4
BEISPIEL
FUNKUHR
.
344
9.5
BEISPIEL
DREHZAHLMESSER
.
353
LITERATUR
.
358
WEITERE
AUSKUENFTE
.
359
GLOSSAR
.
360
STICHWORTVERZEICHNIS,
368 |
| any_adam_object | 1 |
| author | Heusinger, Peter Ronge, Karlheinz Stock, Gerhard |
| author_facet | Heusinger, Peter Ronge, Karlheinz Stock, Gerhard |
| author_role | aut aut aut |
| author_sort | Heusinger, Peter |
| author_variant | p h ph k r kr g s gs |
| building | Verbundindex |
| bvnumber | BV009594451 |
| classification_rvk | ST 190 ST 257 ZN 4940 ZN 5630 |
| classification_tum | DAT 706f ELT 360f |
| ctrlnum | (OCoLC)75435975 (DE-599)BVBBV009594451 |
| discipline | Informatik Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 c 4500</leader><controlfield tag="001">BV009594451</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20241212</controlfield><controlfield tag="007">t|</controlfield><controlfield tag="008">940509s1994 gw ad|| |||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">941027147</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3772360750</subfield><subfield code="9">3-7723-6075-0</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)75435975</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV009594451</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-12</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-11</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 190</subfield><subfield code="0">(DE-625)143607:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 257</subfield><subfield code="0">(DE-625)143630:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4940</subfield><subfield code="0">(DE-625)157423:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5630</subfield><subfield code="0">(DE-625)157471:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 706f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">37</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 360f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">28</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Heusinger, Peter</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">PLDs und FPGAs in der Praxis</subfield><subfield code="b">komplexe Logikbausteine erfolgreich programmieren</subfield><subfield code="c">Peter Heusinger ; Karlheinz Ronge ; Gerhard Stock</subfield></datafield><datafield tag="246" ind1="1" ind2="3"><subfield code="a">Handbuch der PLDs und FPGAs</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Poing</subfield><subfield code="b">Franzis</subfield><subfield code="c">1994</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">370 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield><subfield code="e">2 Disketten ; 3,5"</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Gate-Array-Bauelement</subfield><subfield code="0">(DE-588)4113666-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Programmierung</subfield><subfield code="0">(DE-588)4076370-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Programmierbare logische Anordnung</subfield><subfield code="0">(DE-588)4076369-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Programmierbare logische Anordnung</subfield><subfield code="0">(DE-588)4076369-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Programmierung</subfield><subfield code="0">(DE-588)4076370-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Programmierung</subfield><subfield code="0">(DE-588)4076370-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Programmierbare logische Anordnung</subfield><subfield code="0">(DE-588)4076369-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">Gate-Array-Bauelement</subfield><subfield code="0">(DE-588)4113666-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2="1"><subfield code="a">Programmierbare logische Anordnung</subfield><subfield code="0">(DE-588)4076369-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="4" ind2="0"><subfield code="a">Gate-Array-Bauelement</subfield><subfield code="0">(DE-588)4113666-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="4" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="5" ind2="0"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="5" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Ronge, Karlheinz</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Stock, Gerhard</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006342284&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-006342284</subfield></datafield></record></collection> |
| id | DE-604.BV009594451 |
| illustrated | Illustrated |
| indexdate | 2024-12-13T04:01:37Z |
| institution | BVB |
| isbn | 3772360750 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-006342284 |
| oclc_num | 75435975 |
| open_access_boolean | |
| owner | DE-12 DE-29T DE-858 DE-859 DE-210 DE-898 DE-BY-UBR DE-706 DE-634 DE-11 |
| owner_facet | DE-12 DE-29T DE-858 DE-859 DE-210 DE-898 DE-BY-UBR DE-706 DE-634 DE-11 |
| physical | 370 S. Ill., graph. Darst. 2 Disketten ; 3,5" |
| publishDate | 1994 |
| publishDateSearch | 1994 |
| publishDateSort | 1994 |
| publisher | Franzis |
| record_format | marc |
| spellingShingle | Heusinger, Peter Ronge, Karlheinz Stock, Gerhard PLDs und FPGAs in der Praxis komplexe Logikbausteine erfolgreich programmieren Field programmable gate array (DE-588)4347749-5 gnd Gate-Array-Bauelement (DE-588)4113666-4 gnd Programmierung (DE-588)4076370-5 gnd Programmierbare logische Anordnung (DE-588)4076369-9 gnd |
| subject_GND | (DE-588)4347749-5 (DE-588)4113666-4 (DE-588)4076370-5 (DE-588)4076369-9 |
| title | PLDs und FPGAs in der Praxis komplexe Logikbausteine erfolgreich programmieren |
| title_alt | Handbuch der PLDs und FPGAs |
| title_auth | PLDs und FPGAs in der Praxis komplexe Logikbausteine erfolgreich programmieren |
| title_exact_search | PLDs und FPGAs in der Praxis komplexe Logikbausteine erfolgreich programmieren |
| title_full | PLDs und FPGAs in der Praxis komplexe Logikbausteine erfolgreich programmieren Peter Heusinger ; Karlheinz Ronge ; Gerhard Stock |
| title_fullStr | PLDs und FPGAs in der Praxis komplexe Logikbausteine erfolgreich programmieren Peter Heusinger ; Karlheinz Ronge ; Gerhard Stock |
| title_full_unstemmed | PLDs und FPGAs in der Praxis komplexe Logikbausteine erfolgreich programmieren Peter Heusinger ; Karlheinz Ronge ; Gerhard Stock |
| title_short | PLDs und FPGAs in der Praxis |
| title_sort | plds und fpgas in der praxis komplexe logikbausteine erfolgreich programmieren |
| title_sub | komplexe Logikbausteine erfolgreich programmieren |
| topic | Field programmable gate array (DE-588)4347749-5 gnd Gate-Array-Bauelement (DE-588)4113666-4 gnd Programmierung (DE-588)4076370-5 gnd Programmierbare logische Anordnung (DE-588)4076369-9 gnd |
| topic_facet | Field programmable gate array Gate-Array-Bauelement Programmierung Programmierbare logische Anordnung |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006342284&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT heusingerpeter pldsundfpgasinderpraxiskomplexelogikbausteineerfolgreichprogrammieren AT rongekarlheinz pldsundfpgasinderpraxiskomplexelogikbausteineerfolgreichprogrammieren AT stockgerhard pldsundfpgasinderpraxiskomplexelogikbausteineerfolgreichprogrammieren AT heusingerpeter handbuchderpldsundfpgas AT rongekarlheinz handbuchderpldsundfpgas AT stockgerhard handbuchderpldsundfpgas |