Algorithmusspezifische Architekturen und Komponenten für die digitale Signalverarbeitung:
Saved in:
| Main Author: | |
|---|---|
| Format: | Book |
| Language: | German |
| Published: |
Düsseldorf
VDI-Verl.
1994
|
| Edition: | Als Ms. gedr. |
| Series: | Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]
280 |
| Subjects: | |
| Online Access: | Inhaltsverzeichnis |
| Item Description: | Zugl.: Duisburg, Univ.-Gesamthochsch., Diss., 1993 |
| Physical Description: | VIII, 118 S. Ill., graph. Darst. |
| ISBN: | 3183280108 |
Staff View
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV009569894 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | t | ||
| 008 | 940505s1994 ad|| mm|| 00||| gerod | ||
| 020 | |a 3183280108 |9 3-18-328010-8 | ||
| 035 | |a (OCoLC)35546894 | ||
| 035 | |a (DE-599)BVBBV009569894 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-210 |a DE-83 | ||
| 084 | |a ZN 6040 |0 (DE-625)157496: |2 rvk | ||
| 084 | |a DAT 210d |2 stub | ||
| 084 | |a ELT 517d |2 stub | ||
| 100 | 1 | |a Rix, Bernold |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Algorithmusspezifische Architekturen und Komponenten für die digitale Signalverarbeitung |c Bernold Rix |
| 250 | |a Als Ms. gedr. | ||
| 264 | 1 | |a Düsseldorf |b VDI-Verl. |c 1994 | |
| 300 | |a VIII, 118 S. |b Ill., graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] |v 280 | |
| 500 | |a Zugl.: Duisburg, Univ.-Gesamthochsch., Diss., 1993 | ||
| 650 | 0 | 7 | |a CORDIC-Algorithmus |0 (DE-588)4302696-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Signalprozessor |0 (DE-588)4054943-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Architektur |g Informatik |0 (DE-588)4139374-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Signalprozessor |0 (DE-588)4054943-4 |D s |
| 689 | 0 | 1 | |a Architektur |g Informatik |0 (DE-588)4139374-0 |D s |
| 689 | 0 | 2 | |a CORDIC-Algorithmus |0 (DE-588)4302696-5 |D s |
| 689 | 0 | |5 DE-604 | |
| 810 | 2 | |a 10] |t Verein Deutscher Ingenieure: [Fortschrittberichte VDI |v 280 |w (DE-604)BV000897204 |9 280 | |
| 856 | 4 | 2 | |m HBZ Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006322573&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-006322573 | ||
Record in the Search Index
| _version_ | 1804123910361317377 |
|---|---|
| adam_text | IV
INHALTSVERZEICHNIS
INHALTSVERZEICHNIS
ABKUERZUNGEN
UND
FORMELZEICHEN..............................................................................
..5
1.
EINLEITUNG...................................................................................................................7
2
.
SYSTEME
FUER
DIE
DIGITALE
SIGNALVERARBEITUNG............................................................9
2.1
ARITHMETISCHE
EINHEITEN
UND
ARCHITEKTUREN
FUER
DIGITALE
SIGNALPROZESSOREN
....
10
2.2
DER
CORDIC
ALGORITHMUS.............................................................................15
2.2.1
DIE
GRUNDGLEICHUNGEN.....................................................................15
2.2.2
DIE
BETRIEBSART
ROTATION...................................................................17
2.2.3
DIE
BETRIEBSART
VEKTORING................................................................18
2.2.4
DER
VERALLGEMEINERTE
CORDIC
ALGORITHMUS....................................19
2.2.5
DIE
SHIFT-FOLGE................................................................................23
2.2.6
KONVERGENZBEREICH
UND
GENAUIGKEIT................................................25
2.3
ARCHITEKTUREN
FUER
DIE
DIGITALE
SIGNALVERARBEITUNG...........................................26
2.3.1
EINE
APPLIKATIONSSPEZIFISCHE
DSP
ARCHITEKTUR.................................27
2.4
ARCHITEKTUREN
FUER
CORDIC-ARITHMETIKEINHEITEN............................................31
2.4.1
REKURSIVE
ARCHITEKTUREN..................................................................31
2.4.2
ARRAY
-
ARCHITEKTUREN......................................................................33
2.4.2.1
VEKTORING
MODE
ARCHITEKTUR..............................................36
2A2.2
ROTATIONS
MODE
ARCHITEKTUR...............................................37
3.
DIGIT-ON-LINE
ALGORITHMEN
......................................................................................
39
3.1
EINFUEHRUNG.....................................................................................................39
3.2
LATENZZEITEN
VON
ON-LINE
ALGORITHMEN.........................................................40
3.3
REDUNDANTE
ZAHLENDARSTELLUNGEN....................................................................42
3.3.1
DIE
REDUNDANT
BINAERE
ZAHLENDARSTELLUNGEN......................................43
3.3.2
HARDWARE
REALISIERUNGEN
VON
SIGN-DIGIT
ZAHLEN.............................43
3.3.3
DIE
ON-LINE
ADDITION......................................................................46
3.3.4
DIE
ON-LINE
MULTIPLIKATION.............................................................48
3.4
DER
ON-LINE
CORDIC
ALGORITHMUS...............................................................52
3.4.1
BESTIMMUNG
DER
VORZEICHEN............................................................53
3.4.2
BERECHNUNG
DER
KORREKTURTERME.......................................................55
3.4.3
MODIFIZIERTE
KORREKTURFAKTORBESTIMMUNG........................................56
3.4.4
EINFLUSS
DES
KORREKTURFAKTORS
AUF
DIE
SHIFTFOLGEN..............................58
3.4.5
DER
ON-LINE
CORDIC-PROZESSOR.....................................................60
3.4.5.1
DER
CORDIC-ITERATOR........................................................61
3.4.5.2
DER
DIGITIZER......................................................................63
V
3.4.5.3
DER
MULTIPLIZIERER..............................................................65
3.4.5.4
DIE
LATENZZEIT....................................................................66
4.
DIE
GLEITKOMMA
CORDIC-PIPELINE.........................................................................67
4.1
DETAILIERTE
KONZEPTUNTERSUCHUNG...................................................................67
4.1.1
SHIFTFOLGE
UND
SKALIERUNG................................................................68
4.1.2
ADDIERERKONZEPTE.............................................................................70
4.1.3
DAS
DATENFORMAT.........................................................................................72
4.1.3.1
DAS
EXTERNE
DATENFORMAT....................................................72
4.1.3.2
DAS
INTERNE
DATENFORMAT....................................................73
4.2
ERWEITERUNG
DES
FUNKTIONSUMFANGES..............................................................74
4.3
ARCHITEKTUR
DER
PIPELINE.................................................................................75
4.3.1
DIE
VORSTUFE....................................................................................76
4.3.2
DIE
ITERATIONS-
UND
SKALIERUNGSSTUFEN..............................................79
4.3.3
DIE
ENDSTUFE....................................................................................82
4.4
CHIP-DATEN
UND
ZUSAMMENFASSUNG................................................................83
5.
DIGITALE
SIGNALVERARBEITUNG
IN
DER
NACHRICHTENUEBERTRAGUNG.................................86
5.1
EINFUEHRUNG.....................................................................................................86
5.2
SPREAD
SPECTRUM
MODULATION.........................................................................86
5.2.1
DIRECT
SEQUENCE
MODULATION............................................................89
5.2.2
FREQUENZSPRUNG
MODULATION............................................................92
5.2.3
HYBRID
SYSTEME...............................................................................93
5.2.4
SYNCHRONISATION...............................................................................94
5.2.5
LINEAR
FREQUENZMODULIERTE
SIGNALE..................................................96
5.3
SPREAD
SPECTRUM
REALISIERUNGEN....................................................................99
5.4
REALISIERUNG
EINES
LFM-EMPFAENGERS.............................................................101
5.4.1
REALISIERUNG
DER
KOMPRESSIONSFILTER................................................107
5.5
ANWENDUNGEN
VON
SPREAD
SPECTRUM
SYSTEMEN..............................................110
5.6
DISKUSSION
UND
ZUSAMMENFASSUNG.................................................................110
6.
ZUSAMMENFASSUNG
UND
AUSBLICK..............................................................................112
ANHANG...........................................................................................................................114
LITERATURVERZEICHNIS......................................................................................................119
WERDEGANG.
125
|
| any_adam_object | 1 |
| author | Rix, Bernold |
| author_facet | Rix, Bernold |
| author_role | aut |
| author_sort | Rix, Bernold |
| author_variant | b r br |
| building | Verbundindex |
| bvnumber | BV009569894 |
| classification_rvk | ZN 6040 |
| classification_tum | DAT 210d ELT 517d |
| ctrlnum | (OCoLC)35546894 (DE-599)BVBBV009569894 |
| discipline | Informatik Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik |
| edition | Als Ms. gedr. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01881nam a2200445 cb4500</leader><controlfield tag="001">BV009569894</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">940505s1994 ad|| mm|| 00||| gerod</controlfield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3183280108</subfield><subfield code="9">3-18-328010-8</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)35546894</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV009569894</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 6040</subfield><subfield code="0">(DE-625)157496:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 210d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 517d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Rix, Bernold</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Algorithmusspezifische Architekturen und Komponenten für die digitale Signalverarbeitung</subfield><subfield code="c">Bernold Rix</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Düsseldorf</subfield><subfield code="b">VDI-Verl.</subfield><subfield code="c">1994</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">VIII, 118 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]</subfield><subfield code="v">280</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Zugl.: Duisburg, Univ.-Gesamthochsch., Diss., 1993</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">CORDIC-Algorithmus</subfield><subfield code="0">(DE-588)4302696-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Signalprozessor</subfield><subfield code="0">(DE-588)4054943-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Architektur</subfield><subfield code="g">Informatik</subfield><subfield code="0">(DE-588)4139374-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Signalprozessor</subfield><subfield code="0">(DE-588)4054943-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Architektur</subfield><subfield code="g">Informatik</subfield><subfield code="0">(DE-588)4139374-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">CORDIC-Algorithmus</subfield><subfield code="0">(DE-588)4302696-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="810" ind1="2" ind2=" "><subfield code="a">10]</subfield><subfield code="t">Verein Deutscher Ingenieure: [Fortschrittberichte VDI</subfield><subfield code="v">280</subfield><subfield code="w">(DE-604)BV000897204</subfield><subfield code="9">280</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HBZ Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006322573&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-006322573</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV009569894 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T17:37:16Z |
| institution | BVB |
| isbn | 3183280108 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-006322573 |
| oclc_num | 35546894 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-210 DE-83 |
| owner_facet | DE-91 DE-BY-TUM DE-210 DE-83 |
| physical | VIII, 118 S. Ill., graph. Darst. |
| publishDate | 1994 |
| publishDateSearch | 1994 |
| publishDateSort | 1994 |
| publisher | VDI-Verl. |
| record_format | marc |
| series2 | Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] |
| spelling | Rix, Bernold Verfasser aut Algorithmusspezifische Architekturen und Komponenten für die digitale Signalverarbeitung Bernold Rix Als Ms. gedr. Düsseldorf VDI-Verl. 1994 VIII, 118 S. Ill., graph. Darst. txt rdacontent n rdamedia nc rdacarrier Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] 280 Zugl.: Duisburg, Univ.-Gesamthochsch., Diss., 1993 CORDIC-Algorithmus (DE-588)4302696-5 gnd rswk-swf Signalprozessor (DE-588)4054943-4 gnd rswk-swf Architektur Informatik (DE-588)4139374-0 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Signalprozessor (DE-588)4054943-4 s Architektur Informatik (DE-588)4139374-0 s CORDIC-Algorithmus (DE-588)4302696-5 s DE-604 10] Verein Deutscher Ingenieure: [Fortschrittberichte VDI 280 (DE-604)BV000897204 280 HBZ Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006322573&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Rix, Bernold Algorithmusspezifische Architekturen und Komponenten für die digitale Signalverarbeitung CORDIC-Algorithmus (DE-588)4302696-5 gnd Signalprozessor (DE-588)4054943-4 gnd Architektur Informatik (DE-588)4139374-0 gnd |
| subject_GND | (DE-588)4302696-5 (DE-588)4054943-4 (DE-588)4139374-0 (DE-588)4113937-9 |
| title | Algorithmusspezifische Architekturen und Komponenten für die digitale Signalverarbeitung |
| title_auth | Algorithmusspezifische Architekturen und Komponenten für die digitale Signalverarbeitung |
| title_exact_search | Algorithmusspezifische Architekturen und Komponenten für die digitale Signalverarbeitung |
| title_full | Algorithmusspezifische Architekturen und Komponenten für die digitale Signalverarbeitung Bernold Rix |
| title_fullStr | Algorithmusspezifische Architekturen und Komponenten für die digitale Signalverarbeitung Bernold Rix |
| title_full_unstemmed | Algorithmusspezifische Architekturen und Komponenten für die digitale Signalverarbeitung Bernold Rix |
| title_short | Algorithmusspezifische Architekturen und Komponenten für die digitale Signalverarbeitung |
| title_sort | algorithmusspezifische architekturen und komponenten fur die digitale signalverarbeitung |
| topic | CORDIC-Algorithmus (DE-588)4302696-5 gnd Signalprozessor (DE-588)4054943-4 gnd Architektur Informatik (DE-588)4139374-0 gnd |
| topic_facet | CORDIC-Algorithmus Signalprozessor Architektur Informatik Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006322573&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV000897204 |
| work_keys_str_mv | AT rixbernold algorithmusspezifischearchitekturenundkomponentenfurdiedigitalesignalverarbeitung |