Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Düsseldorf
VDI-Verl.
1994
|
| Ausgabe: | Als Ms. gedr. |
| Schriftenreihe: | Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI / 9]
178 |
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | Zugl.: Braunschweig, Techn. Univ., Diss. |
| Beschreibung: | X, 137 S. graph. Darst. |
| ISBN: | 3183178095 |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV009569884 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | t | ||
| 008 | 940505s1994 d||| mm|| 00||| gerod | ||
| 016 | 7 | |a 940915405 |2 DE-101 | |
| 020 | |a 3183178095 |9 3-18-317809-5 | ||
| 035 | |a (OCoLC)35547144 | ||
| 035 | |a (DE-599)BVBBV009569884 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-210 |a DE-83 | ||
| 084 | |a ELT 303d |2 stub | ||
| 100 | 1 | |a Saß, Dieter |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene |c Dieter Saß |
| 250 | |a Als Ms. gedr. | ||
| 264 | 1 | |a Düsseldorf |b VDI-Verl. |c 1994 | |
| 300 | |a X, 137 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI / 9] |v 178 | |
| 500 | |a Zugl.: Braunschweig, Techn. Univ., Diss. | ||
| 650 | 0 | 7 | |a Simulation |0 (DE-588)4055072-2 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Zeitverhalten |0 (DE-588)4238464-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Partitionierung |0 (DE-588)4139496-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Transistor |0 (DE-588)4060646-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a MOS-Schaltung |0 (DE-588)4135571-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Logiksimulation |0 (DE-588)4305935-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitalschaltung |0 (DE-588)4012295-5 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a MOS-Schaltung |0 (DE-588)4135571-4 |D s |
| 689 | 0 | 1 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 0 | 2 | |a Transistor |0 (DE-588)4060646-6 |D s |
| 689 | 0 | 3 | |a Partitionierung |0 (DE-588)4139496-3 |D s |
| 689 | 0 | 4 | |a Zeitverhalten |0 (DE-588)4238464-3 |D s |
| 689 | 0 | 5 | |a Logiksimulation |0 (DE-588)4305935-1 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a MOS-Schaltung |0 (DE-588)4135571-4 |D s |
| 689 | 1 | 1 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 1 | 2 | |a Simulation |0 (DE-588)4055072-2 |D s |
| 689 | 1 | |5 DE-604 | |
| 810 | 2 | |a 9] |t Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI |v 178 |w (DE-604)BV047505631 |9 178 | |
| 856 | 4 | 2 | |m HBZ Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006322564&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-006322564 | ||
Datensatz im Suchindex
| _version_ | 1804123910349783040 |
|---|---|
| adam_text | INHALTSVERZEICHNIS
1
EINLEITUNG
2
EREIGNISGESTEUERTE
SIMULATION
2.1
DAS
PRINZIP
DER
EREIGNISGESTEUERTEN
SIMULATION...................
2.2
PARTITIONIERUNG
VON
MOS-SCHALTUNGEN
.......................
2.3
DER
SWITCH-LEVEL-LOGIKSIMULATOR
MOSSIM
II....................
2.3.1
DEFINITIONEN..................................
2.3.2
DER
SIMULATIONSABLAUF............................
2.3.3
DER
ABLAUF
EINES
SIMULATIONSSCHRITTES....................
2.4
BRASIL2,
EINE
ERWEITERUNG
VON
MOSSIM
II....................
2.5
SWITCH-LEVEL-TIMING-SIMULATION...........................
2.5.1
EREIGNISVERWALTUNG..............................
2.5.2
KONFLIKTBEHANDLUNG..............................
3
MAKROMODELLIERUNG
DIGITALER
MOS-SCHALTUNGEN
3.1
ANFORDERUNGEN
AN
EIN
MAKROMODELLIERUNGSVERFAHREN................
3.2
MAKROMODELLIERUNGSVERFAHREN
IN
DER
LITERATUR...................
3.3
TRANSISTORMODELLIERUNG................................
3.4
BERECHNUNG
DER
STATIONAEREN
KNOTENPOTENTIALE
.
.
1................
3.5
EMPIRISCHES
MAKROMODELLIERUNGSVERFAHREN
FUER
NMOS-GATTER...........
3.5.1
BERECHNUNG
DER
LOGISCHEN
TRIGGERSPANNUNG.................
3.5.2
ABBILDUNG
EINES
LOGIKGATTERS
IN
EINEN
AEQUIVALENTEN
INVERTER
.......
3.5.3
NORMIERUNG
DER
VERZOEGERUNGSZEIT
BEI
NMOS-GATTERN...........
3.5.4
NORMIERUNG
DER
AENDERUNGSZEIT
DES
AUSGANGSSIGNALS............
3.5.5
ANWENDUNG
DES
MAKROMODELLIERUNGSVERFAHRENS...............
3.5.6
BEWERTUNG
DES
MAKROMODELLIERUNGSVERFAHRENS...............
3.6
EMPIRISCHES
MAKROMODELLIERUNGSVERFAHREN
FUER
CMOS-GATTER...........
4
TIMING-SIMULATION
MIT
ZEITVARIANTEN
MOS-TRANSISTORMODELLEN
4.1
MODELLIERUNG
DER
TRANSISTOREN
MIT
ZEITVARIANTEN
LEITWERTEN............
4.1.1
PRINZIPIELLE
VORGEHENSWEISE
BEI
DER
MODELLIERUNG
ANGEREGTER
TRANSISTOREN
4.1.2
MODELLIERUNG
ANGEREGTER
TRANSISTOREN
BEI
NMOS-TECHNOLOGIE.......
4.1.3
MODELLIERUNG
ANGEREGTER
TRANSISTOREN
BEI
CMOS-TECHNOLOGIE.......
4.1.4
ANWENDUNG
DES
MODELLIERUNGSVERFAHRENS
FUER
ANGEREGTE
TRANSISTOREN
.
.
.
4.1.5
BEWERTUNG
DES
MODELLIERUNGSVERFAHRENS
FUER
ANGEREGTE
TRANSISTOREN
.
.
.
.
V
1
3
3
3
4
5
6
6
10
14
15
17
20
20
21
23
26
27
28
30
32
38
39
41
44
47
50
51
55
61
63
63
4.1.6
MODELLIERUNG
NICHTANGEREGTER
TRANSISTOREN.................
67
4.1.7
MODELLIERUNG
SELBSTANREGENDER
TRANSISTOREN
................
73
4.2
AUFSTELLEN
DES
DIFFERENTIALGLEICHUNGSSYSTEMS....................
73
4.3
LOESUNG
DES
DIFFERENTIALGLEICHUNGSSYSTEMS......................
76
4.3.1
SUCHE
NACH
EINER
ANALYTISCHEN
LOESUNG
FUER
DAS
DIFFERENTIALGLEICHUNGSSYTEM
76
4.3.2
SUCHE
NACH
EINER
NAEHERUNGSLOESUNG
FUER
DAS
DIFFERENTIALGLEICHUNGSSYSTEM
MIT
HILFE
DER
WAVEFORM-RELAXATION
.....................
77
4.3.3
LOESUNG
DES
DIFFERENTIALGLEICHUNGSSYSTEMS
DURCH
NUMERISCHE
INTEGRATION
.
82
4.4
SCHRITTWEITENSTEUERUNG
BEI
DER
NUMERISCHEN
INTEGRATION..............
83
5
AUSWAHL
DES
GEEIGNETEN
MODELLIERUNGSVERFAHRENS
86
5.1
DIE
SCHALTUNGSANALYSE
................................
86
5.2
REGELN
ZUR
BESTIMMUNG
DER
TRANSISTORFUNKTIONEN.................
87
5.2.1
REGELN
FUER
CMOS-TECHNOLOGIE........................
88
5.2.2
REGELN
FUER
NMOS-TECHNOLOGIE........................
89
5.3
VERFAHRENSAUSWAHL
..................................
92
6
ANWENDUNG
DER
SIMULATIONSVERFAHREN
93
6.1
UEBERBLICK
UEBER
DEN
SIMULATOR
BRASIL.......................
93
6.2
BEISPIELSCHALTUNGEN..................................*94
6.3
ANWENDUNG
DES
SWITCH-LEVEL-LOGIKSIMULATORS
BRASIL2..............103
6.4
ANWENDUNG
DES
TIMING-SIMULATORS
BRASIL4/5..................104
6.5
ANWENDUNG
DES
TIMING-SIMULATORS
BRASIL5
...................110
7
ZUSAMMENFASSUNG
115
ANHANG
116
A
TABELLEN
UND
BILDER
ZUM
MAKROMODELLIERUNGSVERFAHREN
116
A.L
MAKROMODELLIERUNG
VON
NMOS-LOGIKGATTERN....................116
A.
2
MAKROMODELLIERUNG
VON
CMOS-LOGIKGATTERN....................121
B
TABELLEN
UND
BILDER
ZUR
MODELLIERUNG
ANGEREGTER
TRANSISTOREN
126
B.
L
MODELLIERUNG
ANGEREGTER
TRANSISTOREN
IN
NMOS-LOGIKGATTERN...........126
B.
2
MODELLIERUNG
ANGEREGTER
TRANSISTOREN
IN
CMOS-LOGIKGATTERN...........128
C
NEBENRECHNUNGEN
131
C.
L
LOESUNG
EINES
NICHTLINEAREN
GLEICHUNGSSYSTEMS
FUER
DIE
UNBEKANNTEN
A
UND/R
.
.
.
131
C.2
BERECHNUNG
DER
TAYLOR-REIHE
FUER
DIE
INTEGRALFUNKTION
SF
.............132
C.3
BERECHNUNG
EINES
UNEIGENTLICHEN
INTEGRALS
FUER
A
0................133
LITERATURVERZEICHNIS
135
VI
|
| any_adam_object | 1 |
| author | Saß, Dieter |
| author_facet | Saß, Dieter |
| author_role | aut |
| author_sort | Saß, Dieter |
| author_variant | d s ds |
| building | Verbundindex |
| bvnumber | BV009569884 |
| classification_tum | ELT 303d |
| ctrlnum | (OCoLC)35547144 (DE-599)BVBBV009569884 |
| discipline | Elektrotechnik |
| edition | Als Ms. gedr. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02366nam a2200565 cb4500</leader><controlfield tag="001">BV009569884</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">940505s1994 d||| mm|| 00||| gerod</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">940915405</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3183178095</subfield><subfield code="9">3-18-317809-5</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)35547144</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV009569884</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 303d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Saß, Dieter</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene</subfield><subfield code="c">Dieter Saß</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Düsseldorf</subfield><subfield code="b">VDI-Verl.</subfield><subfield code="c">1994</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">X, 137 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI / 9]</subfield><subfield code="v">178</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Zugl.: Braunschweig, Techn. Univ., Diss.</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Simulation</subfield><subfield code="0">(DE-588)4055072-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Zeitverhalten</subfield><subfield code="0">(DE-588)4238464-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Partitionierung</subfield><subfield code="0">(DE-588)4139496-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Transistor</subfield><subfield code="0">(DE-588)4060646-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">MOS-Schaltung</subfield><subfield code="0">(DE-588)4135571-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logiksimulation</subfield><subfield code="0">(DE-588)4305935-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">MOS-Schaltung</subfield><subfield code="0">(DE-588)4135571-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Transistor</subfield><subfield code="0">(DE-588)4060646-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Partitionierung</subfield><subfield code="0">(DE-588)4139496-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Zeitverhalten</subfield><subfield code="0">(DE-588)4238464-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">Logiksimulation</subfield><subfield code="0">(DE-588)4305935-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">MOS-Schaltung</subfield><subfield code="0">(DE-588)4135571-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Simulation</subfield><subfield code="0">(DE-588)4055072-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="810" ind1="2" ind2=" "><subfield code="a">9]</subfield><subfield code="t">Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI</subfield><subfield code="v">178</subfield><subfield code="w">(DE-604)BV047505631</subfield><subfield code="9">178</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HBZ Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006322564&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-006322564</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV009569884 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T17:37:16Z |
| institution | BVB |
| isbn | 3183178095 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-006322564 |
| oclc_num | 35547144 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-210 DE-83 |
| owner_facet | DE-91 DE-BY-TUM DE-210 DE-83 |
| physical | X, 137 S. graph. Darst. |
| publishDate | 1994 |
| publishDateSearch | 1994 |
| publishDateSort | 1994 |
| publisher | VDI-Verl. |
| record_format | marc |
| series2 | Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI / 9] |
| spelling | Saß, Dieter Verfasser aut Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene Dieter Saß Als Ms. gedr. Düsseldorf VDI-Verl. 1994 X, 137 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI / 9] 178 Zugl.: Braunschweig, Techn. Univ., Diss. Simulation (DE-588)4055072-2 gnd rswk-swf Zeitverhalten (DE-588)4238464-3 gnd rswk-swf Partitionierung (DE-588)4139496-3 gnd rswk-swf Transistor (DE-588)4060646-6 gnd rswk-swf MOS-Schaltung (DE-588)4135571-4 gnd rswk-swf Logiksimulation (DE-588)4305935-1 gnd rswk-swf Digitalschaltung (DE-588)4012295-5 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content MOS-Schaltung (DE-588)4135571-4 s Digitalschaltung (DE-588)4012295-5 s Transistor (DE-588)4060646-6 s Partitionierung (DE-588)4139496-3 s Zeitverhalten (DE-588)4238464-3 s Logiksimulation (DE-588)4305935-1 s DE-604 Simulation (DE-588)4055072-2 s 9] Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI 178 (DE-604)BV047505631 178 HBZ Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006322564&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Saß, Dieter Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene Simulation (DE-588)4055072-2 gnd Zeitverhalten (DE-588)4238464-3 gnd Partitionierung (DE-588)4139496-3 gnd Transistor (DE-588)4060646-6 gnd MOS-Schaltung (DE-588)4135571-4 gnd Logiksimulation (DE-588)4305935-1 gnd Digitalschaltung (DE-588)4012295-5 gnd |
| subject_GND | (DE-588)4055072-2 (DE-588)4238464-3 (DE-588)4139496-3 (DE-588)4060646-6 (DE-588)4135571-4 (DE-588)4305935-1 (DE-588)4012295-5 (DE-588)4113937-9 |
| title | Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene |
| title_auth | Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene |
| title_exact_search | Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene |
| title_full | Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene Dieter Saß |
| title_fullStr | Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene Dieter Saß |
| title_full_unstemmed | Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene Dieter Saß |
| title_short | Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene |
| title_sort | logik und timing simulation digitaler mos schaltungen auf transistorebene |
| topic | Simulation (DE-588)4055072-2 gnd Zeitverhalten (DE-588)4238464-3 gnd Partitionierung (DE-588)4139496-3 gnd Transistor (DE-588)4060646-6 gnd MOS-Schaltung (DE-588)4135571-4 gnd Logiksimulation (DE-588)4305935-1 gnd Digitalschaltung (DE-588)4012295-5 gnd |
| topic_facet | Simulation Zeitverhalten Partitionierung Transistor MOS-Schaltung Logiksimulation Digitalschaltung Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006322564&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV047505631 |
| work_keys_str_mv | AT saßdieter logikundtimingsimulationdigitalermosschaltungenauftransistorebene |