Ein System zur kompakten und rechenzeiteffizienten VLSI-Layouttranslation unter Berücksichtigung von Regelwissen:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Abschlussarbeit Buch |
| Sprache: | German |
| Veröffentlicht: |
1989
|
| Schlagworte: | |
| Beschreibung: | 140, [25] S. graph. Darst. |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV002425524 | ||
| 003 | DE-604 | ||
| 005 | 20170828 | ||
| 007 | t | ||
| 008 | 900122s1989 d||| m||| 00||| gerod | ||
| 035 | |a (OCoLC)46086157 | ||
| 035 | |a (DE-599)BVBBV002425524 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-12 |a DE-19 |a DE-384 |a DE-355 |a DE-29T |a DE-83 |a DE-11 |a DE-188 |a DE-B1550 | ||
| 084 | |a ELT 355d |2 stub | ||
| 084 | |a ELT 272d |2 stub | ||
| 084 | |a DAT 190d |2 stub | ||
| 100 | 1 | |a Keßler, Robert |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Ein System zur kompakten und rechenzeiteffizienten VLSI-Layouttranslation unter Berücksichtigung von Regelwissen |c vorgelegt von Robert Kessler |
| 264 | 1 | |c 1989 | |
| 300 | |a 140, [25] S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 502 | |a Berlin, West, Techn. Univ., Diss., 1989 | ||
| 650 | 0 | 7 | |a Integrierte Schaltung |0 (DE-588)4027242-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurf |0 (DE-588)4121208-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VLSI |0 (DE-588)4117388-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Layout |g Mikroelektronik |0 (DE-588)4264372-7 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 0 | 1 | |a Layout |g Mikroelektronik |0 (DE-588)4264372-7 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Integrierte Schaltung |0 (DE-588)4027242-4 |D s |
| 689 | 1 | 1 | |a Entwurf |0 (DE-588)4121208-3 |D s |
| 689 | 1 | |5 DE-604 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-001574362 | ||
Datensatz im Suchindex
| _version_ | 1804116849276747776 |
|---|---|
| any_adam_object | |
| author | Keßler, Robert |
| author_facet | Keßler, Robert |
| author_role | aut |
| author_sort | Keßler, Robert |
| author_variant | r k rk |
| building | Verbundindex |
| bvnumber | BV002425524 |
| classification_tum | ELT 355d ELT 272d DAT 190d |
| ctrlnum | (OCoLC)46086157 (DE-599)BVBBV002425524 |
| discipline | Informatik Elektrotechnik |
| format | Thesis Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01535nam a2200421 c 4500</leader><controlfield tag="001">BV002425524</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20170828 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">900122s1989 d||| m||| 00||| gerod</controlfield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)46086157</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV002425524</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-19</subfield><subfield code="a">DE-384</subfield><subfield code="a">DE-355</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-188</subfield><subfield code="a">DE-B1550</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 355d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 272d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 190d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Keßler, Robert</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Ein System zur kompakten und rechenzeiteffizienten VLSI-Layouttranslation unter Berücksichtigung von Regelwissen</subfield><subfield code="c">vorgelegt von Robert Kessler</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="c">1989</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">140, [25] S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="a">Berlin, West, Techn. Univ., Diss., 1989</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Integrierte Schaltung</subfield><subfield code="0">(DE-588)4027242-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Layout</subfield><subfield code="g">Mikroelektronik</subfield><subfield code="0">(DE-588)4264372-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Layout</subfield><subfield code="g">Mikroelektronik</subfield><subfield code="0">(DE-588)4264372-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Integrierte Schaltung</subfield><subfield code="0">(DE-588)4027242-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-001574362</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV002425524 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T15:45:02Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-001574362 |
| oclc_num | 46086157 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-12 DE-19 DE-BY-UBM DE-384 DE-355 DE-BY-UBR DE-29T DE-83 DE-11 DE-188 DE-B1550 |
| owner_facet | DE-91 DE-BY-TUM DE-12 DE-19 DE-BY-UBM DE-384 DE-355 DE-BY-UBR DE-29T DE-83 DE-11 DE-188 DE-B1550 |
| physical | 140, [25] S. graph. Darst. |
| publishDate | 1989 |
| publishDateSearch | 1989 |
| publishDateSort | 1989 |
| record_format | marc |
| spelling | Keßler, Robert Verfasser aut Ein System zur kompakten und rechenzeiteffizienten VLSI-Layouttranslation unter Berücksichtigung von Regelwissen vorgelegt von Robert Kessler 1989 140, [25] S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Berlin, West, Techn. Univ., Diss., 1989 Integrierte Schaltung (DE-588)4027242-4 gnd rswk-swf Entwurf (DE-588)4121208-3 gnd rswk-swf VLSI (DE-588)4117388-0 gnd rswk-swf Layout Mikroelektronik (DE-588)4264372-7 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content VLSI (DE-588)4117388-0 s Layout Mikroelektronik (DE-588)4264372-7 s DE-604 Integrierte Schaltung (DE-588)4027242-4 s Entwurf (DE-588)4121208-3 s |
| spellingShingle | Keßler, Robert Ein System zur kompakten und rechenzeiteffizienten VLSI-Layouttranslation unter Berücksichtigung von Regelwissen Integrierte Schaltung (DE-588)4027242-4 gnd Entwurf (DE-588)4121208-3 gnd VLSI (DE-588)4117388-0 gnd Layout Mikroelektronik (DE-588)4264372-7 gnd |
| subject_GND | (DE-588)4027242-4 (DE-588)4121208-3 (DE-588)4117388-0 (DE-588)4264372-7 (DE-588)4113937-9 |
| title | Ein System zur kompakten und rechenzeiteffizienten VLSI-Layouttranslation unter Berücksichtigung von Regelwissen |
| title_auth | Ein System zur kompakten und rechenzeiteffizienten VLSI-Layouttranslation unter Berücksichtigung von Regelwissen |
| title_exact_search | Ein System zur kompakten und rechenzeiteffizienten VLSI-Layouttranslation unter Berücksichtigung von Regelwissen |
| title_full | Ein System zur kompakten und rechenzeiteffizienten VLSI-Layouttranslation unter Berücksichtigung von Regelwissen vorgelegt von Robert Kessler |
| title_fullStr | Ein System zur kompakten und rechenzeiteffizienten VLSI-Layouttranslation unter Berücksichtigung von Regelwissen vorgelegt von Robert Kessler |
| title_full_unstemmed | Ein System zur kompakten und rechenzeiteffizienten VLSI-Layouttranslation unter Berücksichtigung von Regelwissen vorgelegt von Robert Kessler |
| title_short | Ein System zur kompakten und rechenzeiteffizienten VLSI-Layouttranslation unter Berücksichtigung von Regelwissen |
| title_sort | ein system zur kompakten und rechenzeiteffizienten vlsi layouttranslation unter berucksichtigung von regelwissen |
| topic | Integrierte Schaltung (DE-588)4027242-4 gnd Entwurf (DE-588)4121208-3 gnd VLSI (DE-588)4117388-0 gnd Layout Mikroelektronik (DE-588)4264372-7 gnd |
| topic_facet | Integrierte Schaltung Entwurf VLSI Layout Mikroelektronik Hochschulschrift |
| work_keys_str_mv | AT keßlerrobert einsystemzurkompaktenundrechenzeiteffizientenvlsilayouttranslationunterberucksichtigungvonregelwissen |