Entwurf und Technologie hochintegrierter Schaltungen: mit 25 Tabellen
Hardware -- Integrated Circuits.
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Stuttgart
Teubner
1989
|
| Schriftenreihe: | Leitfäden und Monographien der Informatik
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Zusammenfassung: | Hardware -- Integrated Circuits. |
| Beschreibung: | Literaturverz. S. 242 - 244 |
| Beschreibung: | 247 S. graph. Darst. |
| ISBN: | 3519022672 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV001798284 | ||
| 003 | DE-604 | ||
| 005 | 20011004 | ||
| 007 | t | ||
| 008 | 890123s1989 gw d||| |||| 00||| ger d | ||
| 020 | |a 3519022672 |9 3-519-02267-2 | ||
| 035 | |a (OCoLC)75006531 | ||
| 035 | |a (DE-599)BVBBV001798284 | ||
| 040 | |a DE-604 |b ger |e rakwb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c DE | ||
| 049 | |a DE-91G |a DE-384 |a DE-859 |a DE-Aug4 |a DE-70 |a DE-858 |a DE-739 |a DE-898 |a DE-29T |a DE-M347 |a DE-706 |a DE-83 |a DE-634 |a DE-11 | ||
| 084 | |a ST 190 |0 (DE-625)143607: |2 rvk | ||
| 084 | |a ST 195 |0 (DE-625)143608: |2 rvk | ||
| 084 | |a ZN 4950 |0 (DE-625)157424: |2 rvk | ||
| 084 | |a ELT 272f |2 stub | ||
| 084 | |a 94C30 |2 msc | ||
| 100 | 1 | |a Post, Hans-Ulrich |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Entwurf und Technologie hochintegrierter Schaltungen |b mit 25 Tabellen |c von Hans-Ulrich Post |
| 264 | 1 | |a Stuttgart |b Teubner |c 1989 | |
| 300 | |a 247 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a Leitfäden und Monographien der Informatik | |
| 500 | |a Literaturverz. S. 242 - 244 | ||
| 520 | 3 | |a Hardware -- Integrated Circuits. | |
| 650 | 4 | |a Integrierte Schaltungen | |
| 650 | 0 | 7 | |a Entwurf |0 (DE-588)4121208-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VLSI |0 (DE-588)4117388-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a LSI |0 (DE-588)4168200-2 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a MOS-Schaltung |0 (DE-588)4135571-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Integrierte Schaltung |0 (DE-588)4027242-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Technik |0 (DE-588)4059205-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |2 gnd |9 rswk-swf |
| 689 | 0 | 0 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 0 | 1 | |a Entwurf |0 (DE-588)4121208-3 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a LSI |0 (DE-588)4168200-2 |D s |
| 689 | 1 | 1 | |a Technik |0 (DE-588)4059205-4 |D s |
| 689 | 1 | |5 DE-604 | |
| 689 | 2 | 0 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 2 | 1 | |a LSI |0 (DE-588)4168200-2 |D s |
| 689 | 2 | |5 DE-604 | |
| 689 | 3 | 0 | |a LSI |0 (DE-588)4168200-2 |D s |
| 689 | 3 | |5 DE-604 | |
| 689 | 4 | 0 | |a Integrierte Schaltung |0 (DE-588)4027242-4 |D s |
| 689 | 4 | 1 | |a Entwurf |0 (DE-588)4121208-3 |D s |
| 689 | 4 | |5 DE-604 | |
| 689 | 5 | 0 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 5 | |5 DE-604 | |
| 689 | 6 | 0 | |a MOS-Schaltung |0 (DE-588)4135571-4 |D s |
| 689 | 6 | |5 DE-604 | |
| 689 | 7 | 0 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 7 | 1 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 7 | |5 DE-604 | |
| 856 | 4 | 2 | |m HEBIS Datenaustausch Darmstadt |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=001209486&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-001209486 | ||
Datensatz im Suchindex
| DE-BY-FWS_katkey | 42328 |
|---|---|
| _version_ | 1806173702004408321 |
| adam_text | ENTWURF UND TECHNOLOGIE HOCHINTEGRIERTER SCHALTUNGEN VON PROF. DR.-ING.
HANS-ULRICH POST TECHNISCHE UNIVERSITAET BERLIN MIT 186 BILDERN UND 25
TABELLEN B. G. TEUBNER STUTTGART 1989 INHALT 1 EINFUEHRUNG IN DIE
MIKROELEKTRONIK 13 1.1 EINLEITUNG 13 1.2 GRUNDBEGRIFFE 15 1.3 VERGLEICH
VERSCHIEDENER LOGIKFAMILIEN 17 1.4 AUFGABENBEREICHE IM IC-ENTWURF 20 2
MOS-TECHNOLOGIEN 21 2:1 HALBLEITER 21 2.1.1 ELEKTRONENSCHALEN UND
BAENDERMODELL 21 2.1.2 DER HOMOGEN DOTIERTE HALBLEITER 25 31 35 35 38 41
42 46 49 51 51 52 54 54 54 56 57 61 2.6 LATCH-UP-EFFEKT ( 62 2.7
VERGLEICH DER MOS-TECHNOLOGIE-GENERATIONEN 63 3 LAYOUT 65 3.1 EINLEITUNG
65 3.2 LAYOUTREGELN 65 2.2 2.3 2.4 2.5 DER PN-UBERGANG
MOS-TRANSISTORMODELL 2.3.1 2.3.2 2.3.3 2.3.4 2.3.5 2.3.6 UEBERSICHT
STROM-SPANNUNGSCHARAKTERISTIK STROM-SPANNUNGS-KENNLINIEN
MODELLERWEITERUNGEN KAPAZITAETSMODELL KLEINSIGNAL-PARAMETER PROZESSTECHNIK
2.4.1 2.4.2 DIE PLANARTECHNIK PROZESSSCHRITTE MOS-PROZESSE 2.5.1 2.5.2
2.5.3 2.5.4 2.5.5 EINLEITUNG METALL-GATE-P-KANAL-TECHNOLOGIE
SILIZIUM-GATE-N-KANAL-TECHNOLOGIE CMOS-TECHNOLOGIE CMOS-MISCHTECHNOLOGIE
3.3 ELEKTRISCHE PARAMETER 70 3.4 LAUFZEITEN AUF RC-LEITUNGEN 75 3.5
LAYOUTSTRUKTUREN 77 4 ENTWURF LOGISCHER GRUNDGATTER 79 4.1 ALLGEMEINE
ENTWURFSASPEKTE 79 4.2 EINKANAL-MOS-TECHNIK 86 4.2.1
ENHANCEMENT-LAST-INVERTER 86 4.2.2 DEPLETION-LAST-INVERTER 88 4.2.3 NOR-
UND NAND-GATTER MIT DEPLETION-LAST 89 4.3 CMOS-TECHNIK 91 4.3.1
CMOS-INVERTER 91 4.3.2 NAND- UND NOR-GATTER IN CMOS-TECHNIK 92 4.3.3
TRANSMISSION-GATE 94 4.3.4 PSEUDO-NMOS-TECHNIK 96 4.4 BICMOS-TECHNIK 97
5 SCHALTZEITEN, VERLUSTLEISTUNG UND STOERABSTAENDE 100 5.1 EINLEITUNG 100
5.2 DEPLETION-LAST-INVERTER 103 5.3 CMOS-INVERTER 110 6
INTEGRATIONSGERECHTE SCHALTUNGSOPTIMIERUNG 116 6.1 EINLEITUNG 116 6.2
KOMBINATION VON LOGIKGATTERN 116 6.3 TRANSFER-(TRANSMISSION-)GATE LOGIK
121 6.4 DYNAMISCHE LOGIK 123 6.4.1 UEBERBLICK . 123 6.4.2
ZWEIPHASENTECHNIK 124 6.4.3 VIERPHASENTECHNIK 125 6.4.4
CMOS-DOMINO-LOGIK 126 6.4.5 QUASISTATISCHE SPEICHERUNG 128 7
VLSI-ENTWURFSSTILE 131 7.1 EINLEITUNG 131 7.2 VOLLKUNDEN-ENTWURF 132 7.3
SEMIKUNDEN-ENTWURF 133 7.3.1 UEBERSICHT 133 7.3.2 GATE-ARRAY-TECHNIK 134
7.3.3 STANDARDZELLENTECHNIK 141 7.4 VERGLEICH DER VLSI-ENTWURFSSTILE 144
8 CAD FUER DEN VLSI-ENTWURF 148 8.1 UEBERBLICK 148 148 150 153 153 154 8.2
SIMULATION 155 155 157 166 -173 177 8.3 LAYOUTENTWURF 179 179 179 180
181 187 9 VLSI-SYSTEMENTWURF 191 9.1 HIERARCHISCHER ENTWURF 191 9.2
STRUKTUREN FUER STEUERWERKE 192 9.2.1 UEBERBLICK 192 9.2.2
FESTWERTSPEICHER-LOGIK 193 9.2.3 PROGRAMMIERBARE LOGISCHE ANORDNUNG 196
9.3 SPEICHER MIT WAHLFREIEM ZUGRIFF 201 9.3.1 EINLEITUNG 201 9.3.2
SPEICHERORGANISATION 202 9.3.3 SCHREIB-/LESESPEICHER (RAM) 203 9.3.4
DEKODIERER 205 9.3.5 LESEVERSTAERKER 207 UEBERBLICK 8.1.1 8.1.2 8.1.3
8.1.4 8.1.5 EINLEITUNG RECHNERGESTUETZER ENTWURF (CAD) RECHNERGESTUETZTE
FERTIGUNG (CAM) RECHNERGESTUETZTER TEST (CAT) INTEGRIERTE
ENTWURFSUMGEBUNG SIMULATION 8.2.1 8.2.2 8.2.3 8.2.4 8.2.5
SIMULATIONSEBENEN SCHALTUNGSSIMULATION LOGIKSIMULATION
SCHALTER-SIMULATION REGISTER-TRANSFER-SIMULATION LAYOUTENTWURF 8.3.1
8.3.2 8.3.3 8.3.4 8.3.5 EINLEITUNG HANDLAYOUT SYMBOLISCHES LAYOUT DAS
CALTECH INTERMEDIATE FORMAT LAYOUT-VERIFIKATION 10 10
FERTIGUNGSGERECHTER ENTWURF 211 10.1 EINLEITUNG 211 10.2 ERFASSUNG DER
TRANSISTORPARAMETER 211 10.3 EINFLUSS DER PARAMETERTOLERANZEN 215 10.3.1
ENTWURFSPROBLEMATIK 215 10.3.2 EINFLUSS DER TAKTFREQUENZ 216 10.3.3
EINFLUSS DER ELEKTRISCHEN TRANSISTORPARAMETER 217 10.3.4 EINFLUSS DER
BETRIEBSPARAMETER 218 10.4 FERTIGUNGSUEBERLEITUNG 220 11 TESTVERFAHREN
FUER INTEGRIERTE SCHALTUNGEN 222 11.1 DAS TESTPROBLEM 222 11.2
HAFTFEHLERMODELL 222 11.3 D-ALGORITHMUS 222 11.4 TESTVERFAHREN 223 12
CHIP-ENGINEERING 226 12.1 EINLEITUNG 226 12.2 EIN-/AUSGANGS-BESCHALTUNG
226 12.3 FERTIGUNGSHILFEN UND TESTSTRUKTUREN 232 12.4 CHIPMONTAGE 235 13
AUSBLICK 236 13.1 ZUSAMMENFASSUNG DES DERZEITIGEN CHIPENTWURFS 236 13.2
AUSBEUTE, KOSTEN 237 13.3 TRENDS UND ZUKUENFTIGE ENTWICKLUNGEN 238 13.3.1
UEBERSICHT 238 13.3.2 TECHNOLOGISCHE ASPEKTE 239 13.3.3
SCHALTUNGSTECHNISCHE ASPEKTE 241 LITERATURVERZEICHNIS 242
SACHVERZEICHNIS 245
|
| any_adam_object | 1 |
| author | Post, Hans-Ulrich |
| author_facet | Post, Hans-Ulrich |
| author_role | aut |
| author_sort | Post, Hans-Ulrich |
| author_variant | h u p hup |
| building | Verbundindex |
| bvnumber | BV001798284 |
| classification_rvk | ST 190 ST 195 ZN 4950 |
| classification_tum | ELT 272f |
| ctrlnum | (OCoLC)75006531 (DE-599)BVBBV001798284 |
| discipline | Informatik Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02736nam a2200721 c 4500</leader><controlfield tag="001">BV001798284</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20011004 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">890123s1989 gw d||| |||| 00||| ger d</controlfield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3519022672</subfield><subfield code="9">3-519-02267-2</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)75006531</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV001798284</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakwb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91G</subfield><subfield code="a">DE-384</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-70</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-11</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 190</subfield><subfield code="0">(DE-625)143607:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 195</subfield><subfield code="0">(DE-625)143608:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4950</subfield><subfield code="0">(DE-625)157424:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 272f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">94C30</subfield><subfield code="2">msc</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Post, Hans-Ulrich</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Entwurf und Technologie hochintegrierter Schaltungen</subfield><subfield code="b">mit 25 Tabellen</subfield><subfield code="c">von Hans-Ulrich Post</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Stuttgart</subfield><subfield code="b">Teubner</subfield><subfield code="c">1989</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">247 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Leitfäden und Monographien der Informatik</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Literaturverz. S. 242 - 244</subfield></datafield><datafield tag="520" ind1="3" ind2=" "><subfield code="a">Hardware -- Integrated Circuits.</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Integrierte Schaltungen</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">LSI</subfield><subfield code="0">(DE-588)4168200-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">MOS-Schaltung</subfield><subfield code="0">(DE-588)4135571-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Integrierte Schaltung</subfield><subfield code="0">(DE-588)4027242-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Technik</subfield><subfield code="0">(DE-588)4059205-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">LSI</subfield><subfield code="0">(DE-588)4168200-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Technik</subfield><subfield code="0">(DE-588)4059205-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="1"><subfield code="a">LSI</subfield><subfield code="0">(DE-588)4168200-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">LSI</subfield><subfield code="0">(DE-588)4168200-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="4" ind2="0"><subfield code="a">Integrierte Schaltung</subfield><subfield code="0">(DE-588)4027242-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="4" ind2="1"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="4" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="5" ind2="0"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="5" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="6" ind2="0"><subfield code="a">MOS-Schaltung</subfield><subfield code="0">(DE-588)4135571-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="6" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="7" ind2="0"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="7" ind2="1"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="7" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HEBIS Datenaustausch Darmstadt</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=001209486&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-001209486</subfield></datafield></record></collection> |
| id | DE-604.BV001798284 |
| illustrated | Illustrated |
| indexdate | 2024-08-01T10:37:50Z |
| institution | BVB |
| isbn | 3519022672 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-001209486 |
| oclc_num | 75006531 |
| open_access_boolean | |
| owner | DE-91G DE-BY-TUM DE-384 DE-859 DE-Aug4 DE-70 DE-858 DE-739 DE-898 DE-BY-UBR DE-29T DE-M347 DE-706 DE-83 DE-634 DE-11 |
| owner_facet | DE-91G DE-BY-TUM DE-384 DE-859 DE-Aug4 DE-70 DE-858 DE-739 DE-898 DE-BY-UBR DE-29T DE-M347 DE-706 DE-83 DE-634 DE-11 |
| physical | 247 S. graph. Darst. |
| publishDate | 1989 |
| publishDateSearch | 1989 |
| publishDateSort | 1989 |
| publisher | Teubner |
| record_format | marc |
| series2 | Leitfäden und Monographien der Informatik |
| spellingShingle | Post, Hans-Ulrich Entwurf und Technologie hochintegrierter Schaltungen mit 25 Tabellen Integrierte Schaltungen Entwurf (DE-588)4121208-3 gnd VLSI (DE-588)4117388-0 gnd LSI (DE-588)4168200-2 gnd MOS-Schaltung (DE-588)4135571-4 gnd Integrierte Schaltung (DE-588)4027242-4 gnd Technik (DE-588)4059205-4 gnd Schaltungsentwurf (DE-588)4179389-4 gnd |
| subject_GND | (DE-588)4121208-3 (DE-588)4117388-0 (DE-588)4168200-2 (DE-588)4135571-4 (DE-588)4027242-4 (DE-588)4059205-4 (DE-588)4179389-4 |
| title | Entwurf und Technologie hochintegrierter Schaltungen mit 25 Tabellen |
| title_auth | Entwurf und Technologie hochintegrierter Schaltungen mit 25 Tabellen |
| title_exact_search | Entwurf und Technologie hochintegrierter Schaltungen mit 25 Tabellen |
| title_full | Entwurf und Technologie hochintegrierter Schaltungen mit 25 Tabellen von Hans-Ulrich Post |
| title_fullStr | Entwurf und Technologie hochintegrierter Schaltungen mit 25 Tabellen von Hans-Ulrich Post |
| title_full_unstemmed | Entwurf und Technologie hochintegrierter Schaltungen mit 25 Tabellen von Hans-Ulrich Post |
| title_short | Entwurf und Technologie hochintegrierter Schaltungen |
| title_sort | entwurf und technologie hochintegrierter schaltungen mit 25 tabellen |
| title_sub | mit 25 Tabellen |
| topic | Integrierte Schaltungen Entwurf (DE-588)4121208-3 gnd VLSI (DE-588)4117388-0 gnd LSI (DE-588)4168200-2 gnd MOS-Schaltung (DE-588)4135571-4 gnd Integrierte Schaltung (DE-588)4027242-4 gnd Technik (DE-588)4059205-4 gnd Schaltungsentwurf (DE-588)4179389-4 gnd |
| topic_facet | Integrierte Schaltungen Entwurf VLSI LSI MOS-Schaltung Integrierte Schaltung Technik Schaltungsentwurf |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=001209486&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT posthansulrich entwurfundtechnologiehochintegrierterschaltungenmit25tabellen |