Entwicklung von Simulationsverfahren für VLSI-Systeme (Timing Simulation):
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Karlsruhe
Fachinformationszentrum Energie, Physik, Mathematik
1984
|
| Ausgabe: | Als Ms. gedr. |
| Schriftenreihe: | Deutschland <Bundesrepublik> / Bundesminister für Forschung und Technologie: Forschungsbericht / T
1984,297 |
| Schlagworte: | |
| Beschreibung: | 119 S. |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV000309898 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | t | ||
| 008 | 870612s1984 |||| 00||| ger d | ||
| 035 | |a (OCoLC)74694001 | ||
| 035 | |a (DE-599)BVBBV000309898 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-12 | ||
| 100 | 1 | |a Anheier, Walter |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Entwicklung von Simulationsverfahren für VLSI-Systeme (Timing Simulation) |c von Walter Anheier ; Rainer Laur |
| 250 | |a Als Ms. gedr. | ||
| 264 | 1 | |a Karlsruhe |b Fachinformationszentrum Energie, Physik, Mathematik |c 1984 | |
| 300 | |a 119 S. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Deutschland <Bundesrepublik> / Bundesminister für Forschung und Technologie: Forschungsbericht / T |v 1984,297 | |
| 650 | 7 | |a Simulation |2 swd | |
| 650 | 7 | |a VLSI |2 swd | |
| 650 | 0 | 7 | |a Timingsimulation |0 (DE-588)4388820-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VLSI |0 (DE-588)4117388-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Simulation |0 (DE-588)4055072-2 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Integrierte Schaltung |0 (DE-588)4027242-4 |2 gnd |9 rswk-swf |
| 689 | 0 | 0 | |a Integrierte Schaltung |0 (DE-588)4027242-4 |D s |
| 689 | 0 | 1 | |a Timingsimulation |0 (DE-588)4388820-3 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 1 | 1 | |a Simulation |0 (DE-588)4055072-2 |D s |
| 689 | 1 | |8 1\p |5 DE-604 | |
| 810 | 2 | |a Bundesminister für Forschung und Technologie: Forschungsbericht / T |t Deutschland <Bundesrepublik> |v 1984,297 |w (DE-604)BV000004400 |9 1984,297 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-000189796 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
Datensatz im Suchindex
| _version_ | 1804114774791815168 |
|---|---|
| any_adam_object | |
| author | Anheier, Walter |
| author_facet | Anheier, Walter |
| author_role | aut |
| author_sort | Anheier, Walter |
| author_variant | w a wa |
| building | Verbundindex |
| bvnumber | BV000309898 |
| ctrlnum | (OCoLC)74694001 (DE-599)BVBBV000309898 |
| edition | Als Ms. gedr. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01708nam a2200433 cb4500</leader><controlfield tag="001">BV000309898</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">870612s1984 |||| 00||| ger d</controlfield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)74694001</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV000309898</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-12</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Anheier, Walter</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Entwicklung von Simulationsverfahren für VLSI-Systeme (Timing Simulation)</subfield><subfield code="c">von Walter Anheier ; Rainer Laur</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Karlsruhe</subfield><subfield code="b">Fachinformationszentrum Energie, Physik, Mathematik</subfield><subfield code="c">1984</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">119 S.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Deutschland <Bundesrepublik> / Bundesminister für Forschung und Technologie: Forschungsbericht / T</subfield><subfield code="v">1984,297</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">Simulation</subfield><subfield code="2">swd</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">VLSI</subfield><subfield code="2">swd</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Timingsimulation</subfield><subfield code="0">(DE-588)4388820-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Simulation</subfield><subfield code="0">(DE-588)4055072-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Integrierte Schaltung</subfield><subfield code="0">(DE-588)4027242-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Integrierte Schaltung</subfield><subfield code="0">(DE-588)4027242-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Timingsimulation</subfield><subfield code="0">(DE-588)4388820-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Simulation</subfield><subfield code="0">(DE-588)4055072-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="810" ind1="2" ind2=" "><subfield code="a">Bundesminister für Forschung und Technologie: Forschungsbericht / T</subfield><subfield code="t">Deutschland <Bundesrepublik></subfield><subfield code="v">1984,297</subfield><subfield code="w">(DE-604)BV000004400</subfield><subfield code="9">1984,297</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-000189796</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection> |
| id | DE-604.BV000309898 |
| illustrated | Not Illustrated |
| indexdate | 2024-07-09T15:12:04Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-000189796 |
| oclc_num | 74694001 |
| open_access_boolean | |
| owner | DE-12 |
| owner_facet | DE-12 |
| physical | 119 S. |
| publishDate | 1984 |
| publishDateSearch | 1984 |
| publishDateSort | 1984 |
| publisher | Fachinformationszentrum Energie, Physik, Mathematik |
| record_format | marc |
| series2 | Deutschland <Bundesrepublik> / Bundesminister für Forschung und Technologie: Forschungsbericht / T |
| spelling | Anheier, Walter Verfasser aut Entwicklung von Simulationsverfahren für VLSI-Systeme (Timing Simulation) von Walter Anheier ; Rainer Laur Als Ms. gedr. Karlsruhe Fachinformationszentrum Energie, Physik, Mathematik 1984 119 S. txt rdacontent n rdamedia nc rdacarrier Deutschland <Bundesrepublik> / Bundesminister für Forschung und Technologie: Forschungsbericht / T 1984,297 Simulation swd VLSI swd Timingsimulation (DE-588)4388820-3 gnd rswk-swf VLSI (DE-588)4117388-0 gnd rswk-swf Simulation (DE-588)4055072-2 gnd rswk-swf Integrierte Schaltung (DE-588)4027242-4 gnd rswk-swf Integrierte Schaltung (DE-588)4027242-4 s Timingsimulation (DE-588)4388820-3 s DE-604 VLSI (DE-588)4117388-0 s Simulation (DE-588)4055072-2 s 1\p DE-604 Bundesminister für Forschung und Technologie: Forschungsbericht / T Deutschland <Bundesrepublik> 1984,297 (DE-604)BV000004400 1984,297 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Anheier, Walter Entwicklung von Simulationsverfahren für VLSI-Systeme (Timing Simulation) Simulation swd VLSI swd Timingsimulation (DE-588)4388820-3 gnd VLSI (DE-588)4117388-0 gnd Simulation (DE-588)4055072-2 gnd Integrierte Schaltung (DE-588)4027242-4 gnd |
| subject_GND | (DE-588)4388820-3 (DE-588)4117388-0 (DE-588)4055072-2 (DE-588)4027242-4 |
| title | Entwicklung von Simulationsverfahren für VLSI-Systeme (Timing Simulation) |
| title_auth | Entwicklung von Simulationsverfahren für VLSI-Systeme (Timing Simulation) |
| title_exact_search | Entwicklung von Simulationsverfahren für VLSI-Systeme (Timing Simulation) |
| title_full | Entwicklung von Simulationsverfahren für VLSI-Systeme (Timing Simulation) von Walter Anheier ; Rainer Laur |
| title_fullStr | Entwicklung von Simulationsverfahren für VLSI-Systeme (Timing Simulation) von Walter Anheier ; Rainer Laur |
| title_full_unstemmed | Entwicklung von Simulationsverfahren für VLSI-Systeme (Timing Simulation) von Walter Anheier ; Rainer Laur |
| title_short | Entwicklung von Simulationsverfahren für VLSI-Systeme (Timing Simulation) |
| title_sort | entwicklung von simulationsverfahren fur vlsi systeme timing simulation |
| topic | Simulation swd VLSI swd Timingsimulation (DE-588)4388820-3 gnd VLSI (DE-588)4117388-0 gnd Simulation (DE-588)4055072-2 gnd Integrierte Schaltung (DE-588)4027242-4 gnd |
| topic_facet | Simulation VLSI Timingsimulation Integrierte Schaltung |
| volume_link | (DE-604)BV000004400 |
| work_keys_str_mv | AT anheierwalter entwicklungvonsimulationsverfahrenfurvlsisystemetimingsimulation |