Multiprozessor CAD System für den Entwurf digitaler VLSI-Schaltungen:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Karlsruhe
Fachinformationszentrum
1983
|
| Schriftenreihe: | Deutschland <Bundesrepublik> / Bundesminister für Forschung und Technologie: Forschungsbericht / T
1983,77 |
| Schlagworte: | |
| Beschreibung: | 80 S. |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV000112848 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | t | ||
| 008 | 870612s1983 |||| 00||| ger d | ||
| 035 | |a (OCoLC)74625620 | ||
| 035 | |a (DE-599)BVBBV000112848 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-12 | ||
| 100 | 1 | |a Gross, Alexander |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Multiprozessor CAD System für den Entwurf digitaler VLSI-Schaltungen |c von Alexander Gross ; Wilfried Jud ; Uwe Jaeger |
| 264 | 1 | |a Karlsruhe |b Fachinformationszentrum |c 1983 | |
| 300 | |a 80 S. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Deutschland <Bundesrepublik> / Bundesminister für Forschung und Technologie: Forschungsbericht / T |v 1983,77 | |
| 650 | 7 | |a CAD |2 swd | |
| 650 | 7 | |a Digitale Schaltung |2 DDB | |
| 650 | 7 | |a Entwurf <Digitaltechnik> |2 DDB | |
| 650 | 7 | |a Mehrprozessorsystem |2 DDB | |
| 650 | 7 | |a Rechnerunterstützte Konstruktion |2 DDB | |
| 650 | 7 | |a VLSI |2 DDB | |
| 650 | 7 | |a VLSI |2 swd | |
| 650 | 0 | 7 | |a Entwurf |0 (DE-588)4121208-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VLSI |0 (DE-588)4117388-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a CAD |0 (DE-588)4069794-0 |2 gnd |9 rswk-swf |
| 689 | 0 | 0 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 0 | 1 | |a Entwurf |0 (DE-588)4121208-3 |D s |
| 689 | 0 | 2 | |a CAD |0 (DE-588)4069794-0 |D s |
| 689 | 0 | |8 1\p |5 DE-604 | |
| 810 | 2 | |a Bundesminister für Forschung und Technologie: Forschungsbericht / T |t Deutschland <Bundesrepublik> |v 1983,77 |w (DE-604)BV000004400 |9 1983,77 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-000059800 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
Datensatz im Suchindex
| _version_ | 1804114570642456576 |
|---|---|
| any_adam_object | |
| author | Gross, Alexander |
| author_facet | Gross, Alexander |
| author_role | aut |
| author_sort | Gross, Alexander |
| author_variant | a g ag |
| building | Verbundindex |
| bvnumber | BV000112848 |
| ctrlnum | (OCoLC)74625620 (DE-599)BVBBV000112848 |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01671nam a2200445 cb4500</leader><controlfield tag="001">BV000112848</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">870612s1983 |||| 00||| ger d</controlfield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)74625620</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV000112848</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-12</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Gross, Alexander</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Multiprozessor CAD System für den Entwurf digitaler VLSI-Schaltungen</subfield><subfield code="c">von Alexander Gross ; Wilfried Jud ; Uwe Jaeger</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Karlsruhe</subfield><subfield code="b">Fachinformationszentrum</subfield><subfield code="c">1983</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">80 S.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Deutschland <Bundesrepublik> / Bundesminister für Forschung und Technologie: Forschungsbericht / T</subfield><subfield code="v">1983,77</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">CAD</subfield><subfield code="2">swd</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">Digitale Schaltung</subfield><subfield code="2">DDB</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">Entwurf <Digitaltechnik></subfield><subfield code="2">DDB</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">Mehrprozessorsystem</subfield><subfield code="2">DDB</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">Rechnerunterstützte Konstruktion</subfield><subfield code="2">DDB</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">VLSI</subfield><subfield code="2">DDB</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">VLSI</subfield><subfield code="2">swd</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">CAD</subfield><subfield code="0">(DE-588)4069794-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">CAD</subfield><subfield code="0">(DE-588)4069794-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="810" ind1="2" ind2=" "><subfield code="a">Bundesminister für Forschung und Technologie: Forschungsbericht / T</subfield><subfield code="t">Deutschland <Bundesrepublik></subfield><subfield code="v">1983,77</subfield><subfield code="w">(DE-604)BV000004400</subfield><subfield code="9">1983,77</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-000059800</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection> |
| id | DE-604.BV000112848 |
| illustrated | Not Illustrated |
| indexdate | 2024-07-09T15:08:49Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-000059800 |
| oclc_num | 74625620 |
| open_access_boolean | |
| owner | DE-12 |
| owner_facet | DE-12 |
| physical | 80 S. |
| publishDate | 1983 |
| publishDateSearch | 1983 |
| publishDateSort | 1983 |
| publisher | Fachinformationszentrum |
| record_format | marc |
| series2 | Deutschland <Bundesrepublik> / Bundesminister für Forschung und Technologie: Forschungsbericht / T |
| spelling | Gross, Alexander Verfasser aut Multiprozessor CAD System für den Entwurf digitaler VLSI-Schaltungen von Alexander Gross ; Wilfried Jud ; Uwe Jaeger Karlsruhe Fachinformationszentrum 1983 80 S. txt rdacontent n rdamedia nc rdacarrier Deutschland <Bundesrepublik> / Bundesminister für Forschung und Technologie: Forschungsbericht / T 1983,77 CAD swd Digitale Schaltung DDB Entwurf <Digitaltechnik> DDB Mehrprozessorsystem DDB Rechnerunterstützte Konstruktion DDB VLSI DDB VLSI swd Entwurf (DE-588)4121208-3 gnd rswk-swf VLSI (DE-588)4117388-0 gnd rswk-swf CAD (DE-588)4069794-0 gnd rswk-swf VLSI (DE-588)4117388-0 s Entwurf (DE-588)4121208-3 s CAD (DE-588)4069794-0 s 1\p DE-604 Bundesminister für Forschung und Technologie: Forschungsbericht / T Deutschland <Bundesrepublik> 1983,77 (DE-604)BV000004400 1983,77 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Gross, Alexander Multiprozessor CAD System für den Entwurf digitaler VLSI-Schaltungen CAD swd Digitale Schaltung DDB Entwurf <Digitaltechnik> DDB Mehrprozessorsystem DDB Rechnerunterstützte Konstruktion DDB VLSI DDB VLSI swd Entwurf (DE-588)4121208-3 gnd VLSI (DE-588)4117388-0 gnd CAD (DE-588)4069794-0 gnd |
| subject_GND | (DE-588)4121208-3 (DE-588)4117388-0 (DE-588)4069794-0 |
| title | Multiprozessor CAD System für den Entwurf digitaler VLSI-Schaltungen |
| title_auth | Multiprozessor CAD System für den Entwurf digitaler VLSI-Schaltungen |
| title_exact_search | Multiprozessor CAD System für den Entwurf digitaler VLSI-Schaltungen |
| title_full | Multiprozessor CAD System für den Entwurf digitaler VLSI-Schaltungen von Alexander Gross ; Wilfried Jud ; Uwe Jaeger |
| title_fullStr | Multiprozessor CAD System für den Entwurf digitaler VLSI-Schaltungen von Alexander Gross ; Wilfried Jud ; Uwe Jaeger |
| title_full_unstemmed | Multiprozessor CAD System für den Entwurf digitaler VLSI-Schaltungen von Alexander Gross ; Wilfried Jud ; Uwe Jaeger |
| title_short | Multiprozessor CAD System für den Entwurf digitaler VLSI-Schaltungen |
| title_sort | multiprozessor cad system fur den entwurf digitaler vlsi schaltungen |
| topic | CAD swd Digitale Schaltung DDB Entwurf <Digitaltechnik> DDB Mehrprozessorsystem DDB Rechnerunterstützte Konstruktion DDB VLSI DDB VLSI swd Entwurf (DE-588)4121208-3 gnd VLSI (DE-588)4117388-0 gnd CAD (DE-588)4069794-0 gnd |
| topic_facet | CAD Digitale Schaltung Entwurf <Digitaltechnik> Mehrprozessorsystem Rechnerunterstützte Konstruktion VLSI Entwurf |
| volume_link | (DE-604)BV000004400 |
| work_keys_str_mv | AT grossalexander multiprozessorcadsystemfurdenentwurfdigitalervlsischaltungen |