Circuits Logiques:
Saved in:
| Main Author: | |
|---|---|
| Format: | Electronic eBook |
| Language: | French |
| Published: |
Qu_bec City :
Les Presses de l'Université Laval,
2023.
|
| Subjects: | |
| Online Access: | DE-862 DE-863 |
| Item Description: | Description based upon print version of record. 5.2 RETOUR DE L'INFORMATION ET SES CONSÉQUENCES (FEEDBACK) |
| Physical Description: | 1 online resource (450 p.) |
| ISBN: | 2766302964 9782766302963 |
Staff View
MARC
| LEADER | 00000cam a2200000Mu 4500 | ||
|---|---|---|---|
| 001 | ZDB-4-EBA-on1397569854 | ||
| 003 | OCoLC | ||
| 005 | 20241004212047.0 | ||
| 006 | m o d | ||
| 007 | cr cnu|||||||| | ||
| 008 | 230923s2023 xx o ||| 0 fre d | ||
| 040 | |a EBLCP |b eng |c EBLCP |d OCLCO |d OCLCQ |d UKAHL |d OCLCQ |d OCLCL |d N$T |d OCLCO |d OCLCQ | ||
| 020 | |a 2766302964 | ||
| 020 | |a 9782766302963 |q (electronic bk.) | ||
| 035 | |a (OCoLC)1397569854 | ||
| 050 | 4 | |a TK7888.4 | |
| 082 | 7 | |a 621.39/5 |q OCoLC |2 23/eng/20230804 | |
| 049 | |a MAIN | ||
| 100 | 1 | |a Maldague, Xavier. | |
| 245 | 1 | 0 | |a Circuits Logiques |h [electronic resource]. |
| 260 | |a Qu_bec City : |b Les Presses de l'Université Laval, |c 2023. | ||
| 300 | |a 1 online resource (450 p.) | ||
| 500 | |a Description based upon print version of record. | ||
| 505 | 0 | |a Intro -- Avant-propos -- Table des matières -- 1- Codes binaires et portessimples -- CENT CINQUANTE ANS D'HISTOIRE -- 1.1 INTRODUCTION -- 1.2 DU CONTINU AU DISCRET -- 1.3 POURQUOI NUMÉRISER ? -- 1.4 AVANTAGES DE DEUX ÉTATS -- 1.5 REPRÉSENTATION BINAIRE -- 1.6 MÉTHODES DE CONVERSION BINAIRE EN DÉCIMAL -- 1.7 CALCUL DES FRACTIONS -- 1.8 CONVERSION DE BASE DÉCIMALE EN BASE BINAIRE -- 1.9 CONVERSION DE FRACTIONS -- 1.10 ADDITION DE NOMBRES BINAIRES NON NÉGATIFS -- 1.11 SOUSTRACTION PAR LA MÉTHODE DU COMPLÉMENT 2 -- 1.12 ADDITION ET SOUSTRACTION DE FRACTIONS BINAIRES -- 1.13 CODES ET ENCODAGE | |
| 505 | 8 | |a 1.14 PORTES LOGIQUES -- 1.15 EXEMPLE DE DESIGN : ADDITION MODULAIRE -- 1.16 ANALYSE ET DESIGN DES CIRCUITS LOGIQUES -- 1.17 IMPLANTATION MATÉRIELLE DES CIRCUITS LOGIQUES -- PROBLÈMES RÉSOLUS -- EXERCICES -- 2- Table de vérité et algèbre de Boole -- GEORGE BOOLE -- 2.1 INTRODUCTION -- 2.2 TABLE DE VÉRITÉ (TDV) -- 2.3 PRIMITIVES TOUTES FAITES ET APPROCHE PAR MÉMORISATION DELA TABLE DE VÉRITÉ -- 2.4 PREMIÈRE MÉTHODE DE RÉSOLUTION D'UNE TABLE DE VÉRITÉ :RÉSOLUTION CANONIQUE PAR LA MÉTHODE DE LA SOMME DEPRODUITS (SDP) -- 2.5 ALGÈBRE BOOLÉEN -- 2.6 PROPRIÉTÉS DU OU-EXCLUSIF | |
| 505 | 8 | |a 2.7 UTILISATION DE PORTES NON-ET DANS LES DESIGNS SDP(SOMME DE PRODUITS) -- 2.8 IMPLIQUANTS -- 2.9 RECHERCHE DES 0 ET DESIGN AVEC DES PORTES NON-OU(MÉTHODE DE SYNTHÈSE PAR PRODUIT DE SOMMES (PDS)) -- 2.10 LOIS DE DE MORGAN APPLIQUÉE AUX CIRCUITS PDS -- 2.11 OPTIMISATION DES DESIGNS NUMÉRIQUES -- PROBLÈMES RÉSOLUS -- EXERCICES -- 3- Méthode des tables de Karnaughpour minimiser les expressionsbooléennes -- MAURICE KARNAUGH À L'ORIGINE DE LA MÉTHODE DE SIMPLIFICATIONGRAPHIQUE -- 3.1 INTRODUCTION -- 3.2 DIAGRAMMES DE VENN ET TABLES DE KARNAUGH | |
| 505 | 8 | |a 3.3 SIMPLIFICATION GRAPHIQUE DES TABLES DE KARNAUGH :SOLUTION EN RASSEMBLANT LES 1 -- 3.4 SOLUTION EN RASSEMBLANT LES 0 -- 3.5 LES CHOIX « SANS IMPORTANCE » DANS LES TABLES DEKARNAUGH -- 3.6 TABLES DE KARNAUGH POUR PLUS DE QUATRE ENTRÉES -- 3.7 ALÉAS -- PROBLÈMES RÉSOLUS -- EXERCICES -- 4 -- Circuits programmables pourles designs combinatoires -- AUGUSTUS DE MORGAN : DES LOIS FONDAMENTALES POUR LASIMPLIFICATION DES CIRCUITS LOGIQUES -- 4.1 INTRODUCTION -- 4.2 SYNTHÈSE AVEC DES CIRCUITS À INTÉGRATION MOYENNE -- 4.3 SYNTHÈSE AVEC MULTIPLEXEURS -- 4.4 MULTIPLEXEURS RELIÉS EN CASCADES | |
| 505 | 8 | |a 4.5 MULTIPLEXEURS ET THÉORÈME D'EXPANSION DE SHANNON -- 4.6 DÉMULTIPLEXEUR (OU DÉCODEUR) -- 4.7 SYNTHÈSE PAR DÉMULTIPLEXEURS : UTILISATION DESDÉCODEURS POUR LA SYNTHÈSE DES TABLES DE VÉRITÉ -- 4.8 MISE EN CASCADE DE DÉMULTIPLEXEURS -- 4.9 CIRCUITS DE MÉMOIRE -- 4.10 CIRCUITS LOGIQUES PROGRAMMABLES (PLD) -- 4.11 PAL : PROGRAMMED ARRAY LOGIC -- 4.12 PLA : PROGRAMMABLE LOGIC ARRAY -- 4.13 FPGA -- 4.14 LOGICIEL DE PROGRAMMATION -- PROBLÈMES RÉSOLUS -- EXERCICES -- 5 -- Bascules et flip-flops -- LE PREMIER MICROPROCESSEUR : LE 4004 -- 5.1 INTRODUCTION | |
| 500 | |a 5.2 RETOUR DE L'INFORMATION ET SES CONSÉQUENCES (FEEDBACK) | ||
| 650 | 0 | |a Computer arithmetic. |0 http://id.loc.gov/authorities/subjects/sh85029480 | |
| 650 | 0 | |a Computer architecture. |0 http://id.loc.gov/authorities/subjects/sh85029479 | |
| 650 | 0 | |a Digital electronics. |0 http://id.loc.gov/authorities/subjects/sh85037976 | |
| 650 | 0 | |a Logic circuits |v Problems, exercises, etc. | |
| 650 | 6 | |a Arithmétique interne des ordinateurs. | |
| 650 | 6 | |a Ordinateurs |x Architecture. | |
| 650 | 6 | |a Électronique numérique. | |
| 650 | 6 | |a Circuits logiques |v Problèmes et exercices. | |
| 776 | 0 | 8 | |i Print version: |a Maldague, Xavier |t Circuits Logiques |d Qu_bec City : Les Presses de l'Université Laval,c2023 |z 9782766302956 |
| 966 | 4 | 0 | |l DE-862 |p ZDB-4-EBA |q FWS_PDA_EBA |u https://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&AN=3654060 |3 Volltext |
| 966 | 4 | 0 | |l DE-863 |p ZDB-4-EBA |q FWS_PDA_EBA |u https://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&AN=3654060 |3 Volltext |
| 938 | |a Askews and Holts Library Services |b ASKH |n AH41622317 | ||
| 938 | |a ProQuest Ebook Central |b EBLB |n EBL30737831 | ||
| 938 | |a EBSCOhost |b EBSC |n 3654060 | ||
| 994 | |a 92 |b GEBAY | ||
| 912 | |a ZDB-4-EBA | ||
| 049 | |a DE-862 | ||
| 049 | |a DE-863 | ||
Record in the Search Index
| DE-BY-FWS_katkey | ZDB-4-EBA-on1397569854 |
|---|---|
| _version_ | 1826942359929094144 |
| adam_text | |
| any_adam_object | |
| author | Maldague, Xavier |
| author_facet | Maldague, Xavier |
| author_role | |
| author_sort | Maldague, Xavier |
| author_variant | x m xm |
| building | Verbundindex |
| bvnumber | localFWS |
| callnumber-first | T - Technology |
| callnumber-label | TK7888 |
| callnumber-raw | TK7888.4 |
| callnumber-search | TK7888.4 |
| callnumber-sort | TK 47888.4 |
| callnumber-subject | TK - Electrical and Nuclear Engineering |
| collection | ZDB-4-EBA |
| contents | Intro -- Avant-propos -- Table des matières -- 1- Codes binaires et portessimples -- CENT CINQUANTE ANS D'HISTOIRE -- 1.1 INTRODUCTION -- 1.2 DU CONTINU AU DISCRET -- 1.3 POURQUOI NUMÉRISER ? -- 1.4 AVANTAGES DE DEUX ÉTATS -- 1.5 REPRÉSENTATION BINAIRE -- 1.6 MÉTHODES DE CONVERSION BINAIRE EN DÉCIMAL -- 1.7 CALCUL DES FRACTIONS -- 1.8 CONVERSION DE BASE DÉCIMALE EN BASE BINAIRE -- 1.9 CONVERSION DE FRACTIONS -- 1.10 ADDITION DE NOMBRES BINAIRES NON NÉGATIFS -- 1.11 SOUSTRACTION PAR LA MÉTHODE DU COMPLÉMENT 2 -- 1.12 ADDITION ET SOUSTRACTION DE FRACTIONS BINAIRES -- 1.13 CODES ET ENCODAGE 1.14 PORTES LOGIQUES -- 1.15 EXEMPLE DE DESIGN : ADDITION MODULAIRE -- 1.16 ANALYSE ET DESIGN DES CIRCUITS LOGIQUES -- 1.17 IMPLANTATION MATÉRIELLE DES CIRCUITS LOGIQUES -- PROBLÈMES RÉSOLUS -- EXERCICES -- 2- Table de vérité et algèbre de Boole -- GEORGE BOOLE -- 2.1 INTRODUCTION -- 2.2 TABLE DE VÉRITÉ (TDV) -- 2.3 PRIMITIVES TOUTES FAITES ET APPROCHE PAR MÉMORISATION DELA TABLE DE VÉRITÉ -- 2.4 PREMIÈRE MÉTHODE DE RÉSOLUTION D'UNE TABLE DE VÉRITÉ :RÉSOLUTION CANONIQUE PAR LA MÉTHODE DE LA SOMME DEPRODUITS (SDP) -- 2.5 ALGÈBRE BOOLÉEN -- 2.6 PROPRIÉTÉS DU OU-EXCLUSIF 2.7 UTILISATION DE PORTES NON-ET DANS LES DESIGNS SDP(SOMME DE PRODUITS) -- 2.8 IMPLIQUANTS -- 2.9 RECHERCHE DES 0 ET DESIGN AVEC DES PORTES NON-OU(MÉTHODE DE SYNTHÈSE PAR PRODUIT DE SOMMES (PDS)) -- 2.10 LOIS DE DE MORGAN APPLIQUÉE AUX CIRCUITS PDS -- 2.11 OPTIMISATION DES DESIGNS NUMÉRIQUES -- PROBLÈMES RÉSOLUS -- EXERCICES -- 3- Méthode des tables de Karnaughpour minimiser les expressionsbooléennes -- MAURICE KARNAUGH À L'ORIGINE DE LA MÉTHODE DE SIMPLIFICATIONGRAPHIQUE -- 3.1 INTRODUCTION -- 3.2 DIAGRAMMES DE VENN ET TABLES DE KARNAUGH 3.3 SIMPLIFICATION GRAPHIQUE DES TABLES DE KARNAUGH :SOLUTION EN RASSEMBLANT LES 1 -- 3.4 SOLUTION EN RASSEMBLANT LES 0 -- 3.5 LES CHOIX « SANS IMPORTANCE » DANS LES TABLES DEKARNAUGH -- 3.6 TABLES DE KARNAUGH POUR PLUS DE QUATRE ENTRÉES -- 3.7 ALÉAS -- PROBLÈMES RÉSOLUS -- EXERCICES -- 4 -- Circuits programmables pourles designs combinatoires -- AUGUSTUS DE MORGAN : DES LOIS FONDAMENTALES POUR LASIMPLIFICATION DES CIRCUITS LOGIQUES -- 4.1 INTRODUCTION -- 4.2 SYNTHÈSE AVEC DES CIRCUITS À INTÉGRATION MOYENNE -- 4.3 SYNTHÈSE AVEC MULTIPLEXEURS -- 4.4 MULTIPLEXEURS RELIÉS EN CASCADES 4.5 MULTIPLEXEURS ET THÉORÈME D'EXPANSION DE SHANNON -- 4.6 DÉMULTIPLEXEUR (OU DÉCODEUR) -- 4.7 SYNTHÈSE PAR DÉMULTIPLEXEURS : UTILISATION DESDÉCODEURS POUR LA SYNTHÈSE DES TABLES DE VÉRITÉ -- 4.8 MISE EN CASCADE DE DÉMULTIPLEXEURS -- 4.9 CIRCUITS DE MÉMOIRE -- 4.10 CIRCUITS LOGIQUES PROGRAMMABLES (PLD) -- 4.11 PAL : PROGRAMMED ARRAY LOGIC -- 4.12 PLA : PROGRAMMABLE LOGIC ARRAY -- 4.13 FPGA -- 4.14 LOGICIEL DE PROGRAMMATION -- PROBLÈMES RÉSOLUS -- EXERCICES -- 5 -- Bascules et flip-flops -- LE PREMIER MICROPROCESSEUR : LE 4004 -- 5.1 INTRODUCTION |
| ctrlnum | (OCoLC)1397569854 |
| dewey-full | 621.39/5 |
| dewey-hundreds | 600 - Technology (Applied sciences) |
| dewey-ones | 621 - Applied physics |
| dewey-raw | 621.39/5 |
| dewey-search | 621.39/5 |
| dewey-sort | 3621.39 15 |
| dewey-tens | 620 - Engineering and allied operations |
| discipline | Elektrotechnik / Elektronik / Nachrichtentechnik |
| format | Electronic eBook |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>04881cam a2200481Mu 4500</leader><controlfield tag="001">ZDB-4-EBA-on1397569854</controlfield><controlfield tag="003">OCoLC</controlfield><controlfield tag="005">20241004212047.0</controlfield><controlfield tag="006">m o d </controlfield><controlfield tag="007">cr cnu||||||||</controlfield><controlfield tag="008">230923s2023 xx o ||| 0 fre d</controlfield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">EBLCP</subfield><subfield code="b">eng</subfield><subfield code="c">EBLCP</subfield><subfield code="d">OCLCO</subfield><subfield code="d">OCLCQ</subfield><subfield code="d">UKAHL</subfield><subfield code="d">OCLCQ</subfield><subfield code="d">OCLCL</subfield><subfield code="d">N$T</subfield><subfield code="d">OCLCO</subfield><subfield code="d">OCLCQ</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">2766302964</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9782766302963</subfield><subfield code="q">(electronic bk.)</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)1397569854</subfield></datafield><datafield tag="050" ind1=" " ind2="4"><subfield code="a">TK7888.4</subfield></datafield><datafield tag="082" ind1="7" ind2=" "><subfield code="a">621.39/5</subfield><subfield code="q">OCoLC</subfield><subfield code="2">23/eng/20230804</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">MAIN</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Maldague, Xavier.</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Circuits Logiques</subfield><subfield code="h">[electronic resource].</subfield></datafield><datafield tag="260" ind1=" " ind2=" "><subfield code="a">Qu_bec City :</subfield><subfield code="b">Les Presses de l'Université Laval,</subfield><subfield code="c">2023.</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">1 online resource (450 p.)</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Description based upon print version of record.</subfield></datafield><datafield tag="505" ind1="0" ind2=" "><subfield code="a">Intro -- Avant-propos -- Table des matières -- 1- Codes binaires et portessimples -- CENT CINQUANTE ANS D'HISTOIRE -- 1.1 INTRODUCTION -- 1.2 DU CONTINU AU DISCRET -- 1.3 POURQUOI NUMÉRISER ? -- 1.4 AVANTAGES DE DEUX ÉTATS -- 1.5 REPRÉSENTATION BINAIRE -- 1.6 MÉTHODES DE CONVERSION BINAIRE EN DÉCIMAL -- 1.7 CALCUL DES FRACTIONS -- 1.8 CONVERSION DE BASE DÉCIMALE EN BASE BINAIRE -- 1.9 CONVERSION DE FRACTIONS -- 1.10 ADDITION DE NOMBRES BINAIRES NON NÉGATIFS -- 1.11 SOUSTRACTION PAR LA MÉTHODE DU COMPLÉMENT 2 -- 1.12 ADDITION ET SOUSTRACTION DE FRACTIONS BINAIRES -- 1.13 CODES ET ENCODAGE</subfield></datafield><datafield tag="505" ind1="8" ind2=" "><subfield code="a">1.14 PORTES LOGIQUES -- 1.15 EXEMPLE DE DESIGN : ADDITION MODULAIRE -- 1.16 ANALYSE ET DESIGN DES CIRCUITS LOGIQUES -- 1.17 IMPLANTATION MATÉRIELLE DES CIRCUITS LOGIQUES -- PROBLÈMES RÉSOLUS -- EXERCICES -- 2- Table de vérité et algèbre de Boole -- GEORGE BOOLE -- 2.1 INTRODUCTION -- 2.2 TABLE DE VÉRITÉ (TDV) -- 2.3 PRIMITIVES TOUTES FAITES ET APPROCHE PAR MÉMORISATION DELA TABLE DE VÉRITÉ -- 2.4 PREMIÈRE MÉTHODE DE RÉSOLUTION D'UNE TABLE DE VÉRITÉ :RÉSOLUTION CANONIQUE PAR LA MÉTHODE DE LA SOMME DEPRODUITS (SDP) -- 2.5 ALGÈBRE BOOLÉEN -- 2.6 PROPRIÉTÉS DU OU-EXCLUSIF</subfield></datafield><datafield tag="505" ind1="8" ind2=" "><subfield code="a">2.7 UTILISATION DE PORTES NON-ET DANS LES DESIGNS SDP(SOMME DE PRODUITS) -- 2.8 IMPLIQUANTS -- 2.9 RECHERCHE DES 0 ET DESIGN AVEC DES PORTES NON-OU(MÉTHODE DE SYNTHÈSE PAR PRODUIT DE SOMMES (PDS)) -- 2.10 LOIS DE DE MORGAN APPLIQUÉE AUX CIRCUITS PDS -- 2.11 OPTIMISATION DES DESIGNS NUMÉRIQUES -- PROBLÈMES RÉSOLUS -- EXERCICES -- 3- Méthode des tables de Karnaughpour minimiser les expressionsbooléennes -- MAURICE KARNAUGH À L'ORIGINE DE LA MÉTHODE DE SIMPLIFICATIONGRAPHIQUE -- 3.1 INTRODUCTION -- 3.2 DIAGRAMMES DE VENN ET TABLES DE KARNAUGH</subfield></datafield><datafield tag="505" ind1="8" ind2=" "><subfield code="a">3.3 SIMPLIFICATION GRAPHIQUE DES TABLES DE KARNAUGH :SOLUTION EN RASSEMBLANT LES 1 -- 3.4 SOLUTION EN RASSEMBLANT LES 0 -- 3.5 LES CHOIX « SANS IMPORTANCE » DANS LES TABLES DEKARNAUGH -- 3.6 TABLES DE KARNAUGH POUR PLUS DE QUATRE ENTRÉES -- 3.7 ALÉAS -- PROBLÈMES RÉSOLUS -- EXERCICES -- 4 -- Circuits programmables pourles designs combinatoires -- AUGUSTUS DE MORGAN : DES LOIS FONDAMENTALES POUR LASIMPLIFICATION DES CIRCUITS LOGIQUES -- 4.1 INTRODUCTION -- 4.2 SYNTHÈSE AVEC DES CIRCUITS À INTÉGRATION MOYENNE -- 4.3 SYNTHÈSE AVEC MULTIPLEXEURS -- 4.4 MULTIPLEXEURS RELIÉS EN CASCADES</subfield></datafield><datafield tag="505" ind1="8" ind2=" "><subfield code="a">4.5 MULTIPLEXEURS ET THÉORÈME D'EXPANSION DE SHANNON -- 4.6 DÉMULTIPLEXEUR (OU DÉCODEUR) -- 4.7 SYNTHÈSE PAR DÉMULTIPLEXEURS : UTILISATION DESDÉCODEURS POUR LA SYNTHÈSE DES TABLES DE VÉRITÉ -- 4.8 MISE EN CASCADE DE DÉMULTIPLEXEURS -- 4.9 CIRCUITS DE MÉMOIRE -- 4.10 CIRCUITS LOGIQUES PROGRAMMABLES (PLD) -- 4.11 PAL : PROGRAMMED ARRAY LOGIC -- 4.12 PLA : PROGRAMMABLE LOGIC ARRAY -- 4.13 FPGA -- 4.14 LOGICIEL DE PROGRAMMATION -- PROBLÈMES RÉSOLUS -- EXERCICES -- 5 -- Bascules et flip-flops -- LE PREMIER MICROPROCESSEUR : LE 4004 -- 5.1 INTRODUCTION</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">5.2 RETOUR DE L'INFORMATION ET SES CONSÉQUENCES (FEEDBACK)</subfield></datafield><datafield tag="650" ind1=" " ind2="0"><subfield code="a">Computer arithmetic.</subfield><subfield code="0">http://id.loc.gov/authorities/subjects/sh85029480</subfield></datafield><datafield tag="650" ind1=" " ind2="0"><subfield code="a">Computer architecture.</subfield><subfield code="0">http://id.loc.gov/authorities/subjects/sh85029479</subfield></datafield><datafield tag="650" ind1=" " ind2="0"><subfield code="a">Digital electronics.</subfield><subfield code="0">http://id.loc.gov/authorities/subjects/sh85037976</subfield></datafield><datafield tag="650" ind1=" " ind2="0"><subfield code="a">Logic circuits</subfield><subfield code="v">Problems, exercises, etc.</subfield></datafield><datafield tag="650" ind1=" " ind2="6"><subfield code="a">Arithmétique interne des ordinateurs.</subfield></datafield><datafield tag="650" ind1=" " ind2="6"><subfield code="a">Ordinateurs</subfield><subfield code="x">Architecture.</subfield></datafield><datafield tag="650" ind1=" " ind2="6"><subfield code="a">Électronique numérique.</subfield></datafield><datafield tag="650" ind1=" " ind2="6"><subfield code="a">Circuits logiques</subfield><subfield code="v">Problèmes et exercices.</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Print version:</subfield><subfield code="a">Maldague, Xavier</subfield><subfield code="t">Circuits Logiques</subfield><subfield code="d">Qu_bec City : Les Presses de l'Université Laval,c2023</subfield><subfield code="z">9782766302956</subfield></datafield><datafield tag="966" ind1="4" ind2="0"><subfield code="l">DE-862</subfield><subfield code="p">ZDB-4-EBA</subfield><subfield code="q">FWS_PDA_EBA</subfield><subfield code="u">https://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&AN=3654060</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="4" ind2="0"><subfield code="l">DE-863</subfield><subfield code="p">ZDB-4-EBA</subfield><subfield code="q">FWS_PDA_EBA</subfield><subfield code="u">https://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&AN=3654060</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="938" ind1=" " ind2=" "><subfield code="a">Askews and Holts Library Services</subfield><subfield code="b">ASKH</subfield><subfield code="n">AH41622317</subfield></datafield><datafield tag="938" ind1=" " ind2=" "><subfield code="a">ProQuest Ebook Central</subfield><subfield code="b">EBLB</subfield><subfield code="n">EBL30737831</subfield></datafield><datafield tag="938" ind1=" " ind2=" "><subfield code="a">EBSCOhost</subfield><subfield code="b">EBSC</subfield><subfield code="n">3654060</subfield></datafield><datafield tag="994" ind1=" " ind2=" "><subfield code="a">92</subfield><subfield code="b">GEBAY</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">ZDB-4-EBA</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-862</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-863</subfield></datafield></record></collection> |
| id | ZDB-4-EBA-on1397569854 |
| illustrated | Not Illustrated |
| indexdate | 2025-03-18T14:26:46Z |
| institution | BVB |
| isbn | 2766302964 9782766302963 |
| language | French |
| oclc_num | 1397569854 |
| open_access_boolean | |
| owner | MAIN DE-862 DE-BY-FWS DE-863 DE-BY-FWS |
| owner_facet | MAIN DE-862 DE-BY-FWS DE-863 DE-BY-FWS |
| physical | 1 online resource (450 p.) |
| psigel | ZDB-4-EBA FWS_PDA_EBA ZDB-4-EBA |
| publishDate | 2023 |
| publishDateSearch | 2023 |
| publishDateSort | 2023 |
| publisher | Les Presses de l'Université Laval, |
| record_format | marc |
| spelling | Maldague, Xavier. Circuits Logiques [electronic resource]. Qu_bec City : Les Presses de l'Université Laval, 2023. 1 online resource (450 p.) Description based upon print version of record. Intro -- Avant-propos -- Table des matières -- 1- Codes binaires et portessimples -- CENT CINQUANTE ANS D'HISTOIRE -- 1.1 INTRODUCTION -- 1.2 DU CONTINU AU DISCRET -- 1.3 POURQUOI NUMÉRISER ? -- 1.4 AVANTAGES DE DEUX ÉTATS -- 1.5 REPRÉSENTATION BINAIRE -- 1.6 MÉTHODES DE CONVERSION BINAIRE EN DÉCIMAL -- 1.7 CALCUL DES FRACTIONS -- 1.8 CONVERSION DE BASE DÉCIMALE EN BASE BINAIRE -- 1.9 CONVERSION DE FRACTIONS -- 1.10 ADDITION DE NOMBRES BINAIRES NON NÉGATIFS -- 1.11 SOUSTRACTION PAR LA MÉTHODE DU COMPLÉMENT 2 -- 1.12 ADDITION ET SOUSTRACTION DE FRACTIONS BINAIRES -- 1.13 CODES ET ENCODAGE 1.14 PORTES LOGIQUES -- 1.15 EXEMPLE DE DESIGN : ADDITION MODULAIRE -- 1.16 ANALYSE ET DESIGN DES CIRCUITS LOGIQUES -- 1.17 IMPLANTATION MATÉRIELLE DES CIRCUITS LOGIQUES -- PROBLÈMES RÉSOLUS -- EXERCICES -- 2- Table de vérité et algèbre de Boole -- GEORGE BOOLE -- 2.1 INTRODUCTION -- 2.2 TABLE DE VÉRITÉ (TDV) -- 2.3 PRIMITIVES TOUTES FAITES ET APPROCHE PAR MÉMORISATION DELA TABLE DE VÉRITÉ -- 2.4 PREMIÈRE MÉTHODE DE RÉSOLUTION D'UNE TABLE DE VÉRITÉ :RÉSOLUTION CANONIQUE PAR LA MÉTHODE DE LA SOMME DEPRODUITS (SDP) -- 2.5 ALGÈBRE BOOLÉEN -- 2.6 PROPRIÉTÉS DU OU-EXCLUSIF 2.7 UTILISATION DE PORTES NON-ET DANS LES DESIGNS SDP(SOMME DE PRODUITS) -- 2.8 IMPLIQUANTS -- 2.9 RECHERCHE DES 0 ET DESIGN AVEC DES PORTES NON-OU(MÉTHODE DE SYNTHÈSE PAR PRODUIT DE SOMMES (PDS)) -- 2.10 LOIS DE DE MORGAN APPLIQUÉE AUX CIRCUITS PDS -- 2.11 OPTIMISATION DES DESIGNS NUMÉRIQUES -- PROBLÈMES RÉSOLUS -- EXERCICES -- 3- Méthode des tables de Karnaughpour minimiser les expressionsbooléennes -- MAURICE KARNAUGH À L'ORIGINE DE LA MÉTHODE DE SIMPLIFICATIONGRAPHIQUE -- 3.1 INTRODUCTION -- 3.2 DIAGRAMMES DE VENN ET TABLES DE KARNAUGH 3.3 SIMPLIFICATION GRAPHIQUE DES TABLES DE KARNAUGH :SOLUTION EN RASSEMBLANT LES 1 -- 3.4 SOLUTION EN RASSEMBLANT LES 0 -- 3.5 LES CHOIX « SANS IMPORTANCE » DANS LES TABLES DEKARNAUGH -- 3.6 TABLES DE KARNAUGH POUR PLUS DE QUATRE ENTRÉES -- 3.7 ALÉAS -- PROBLÈMES RÉSOLUS -- EXERCICES -- 4 -- Circuits programmables pourles designs combinatoires -- AUGUSTUS DE MORGAN : DES LOIS FONDAMENTALES POUR LASIMPLIFICATION DES CIRCUITS LOGIQUES -- 4.1 INTRODUCTION -- 4.2 SYNTHÈSE AVEC DES CIRCUITS À INTÉGRATION MOYENNE -- 4.3 SYNTHÈSE AVEC MULTIPLEXEURS -- 4.4 MULTIPLEXEURS RELIÉS EN CASCADES 4.5 MULTIPLEXEURS ET THÉORÈME D'EXPANSION DE SHANNON -- 4.6 DÉMULTIPLEXEUR (OU DÉCODEUR) -- 4.7 SYNTHÈSE PAR DÉMULTIPLEXEURS : UTILISATION DESDÉCODEURS POUR LA SYNTHÈSE DES TABLES DE VÉRITÉ -- 4.8 MISE EN CASCADE DE DÉMULTIPLEXEURS -- 4.9 CIRCUITS DE MÉMOIRE -- 4.10 CIRCUITS LOGIQUES PROGRAMMABLES (PLD) -- 4.11 PAL : PROGRAMMED ARRAY LOGIC -- 4.12 PLA : PROGRAMMABLE LOGIC ARRAY -- 4.13 FPGA -- 4.14 LOGICIEL DE PROGRAMMATION -- PROBLÈMES RÉSOLUS -- EXERCICES -- 5 -- Bascules et flip-flops -- LE PREMIER MICROPROCESSEUR : LE 4004 -- 5.1 INTRODUCTION 5.2 RETOUR DE L'INFORMATION ET SES CONSÉQUENCES (FEEDBACK) Computer arithmetic. http://id.loc.gov/authorities/subjects/sh85029480 Computer architecture. http://id.loc.gov/authorities/subjects/sh85029479 Digital electronics. http://id.loc.gov/authorities/subjects/sh85037976 Logic circuits Problems, exercises, etc. Arithmétique interne des ordinateurs. Ordinateurs Architecture. Électronique numérique. Circuits logiques Problèmes et exercices. Print version: Maldague, Xavier Circuits Logiques Qu_bec City : Les Presses de l'Université Laval,c2023 9782766302956 |
| spellingShingle | Maldague, Xavier Circuits Logiques Intro -- Avant-propos -- Table des matières -- 1- Codes binaires et portessimples -- CENT CINQUANTE ANS D'HISTOIRE -- 1.1 INTRODUCTION -- 1.2 DU CONTINU AU DISCRET -- 1.3 POURQUOI NUMÉRISER ? -- 1.4 AVANTAGES DE DEUX ÉTATS -- 1.5 REPRÉSENTATION BINAIRE -- 1.6 MÉTHODES DE CONVERSION BINAIRE EN DÉCIMAL -- 1.7 CALCUL DES FRACTIONS -- 1.8 CONVERSION DE BASE DÉCIMALE EN BASE BINAIRE -- 1.9 CONVERSION DE FRACTIONS -- 1.10 ADDITION DE NOMBRES BINAIRES NON NÉGATIFS -- 1.11 SOUSTRACTION PAR LA MÉTHODE DU COMPLÉMENT 2 -- 1.12 ADDITION ET SOUSTRACTION DE FRACTIONS BINAIRES -- 1.13 CODES ET ENCODAGE 1.14 PORTES LOGIQUES -- 1.15 EXEMPLE DE DESIGN : ADDITION MODULAIRE -- 1.16 ANALYSE ET DESIGN DES CIRCUITS LOGIQUES -- 1.17 IMPLANTATION MATÉRIELLE DES CIRCUITS LOGIQUES -- PROBLÈMES RÉSOLUS -- EXERCICES -- 2- Table de vérité et algèbre de Boole -- GEORGE BOOLE -- 2.1 INTRODUCTION -- 2.2 TABLE DE VÉRITÉ (TDV) -- 2.3 PRIMITIVES TOUTES FAITES ET APPROCHE PAR MÉMORISATION DELA TABLE DE VÉRITÉ -- 2.4 PREMIÈRE MÉTHODE DE RÉSOLUTION D'UNE TABLE DE VÉRITÉ :RÉSOLUTION CANONIQUE PAR LA MÉTHODE DE LA SOMME DEPRODUITS (SDP) -- 2.5 ALGÈBRE BOOLÉEN -- 2.6 PROPRIÉTÉS DU OU-EXCLUSIF 2.7 UTILISATION DE PORTES NON-ET DANS LES DESIGNS SDP(SOMME DE PRODUITS) -- 2.8 IMPLIQUANTS -- 2.9 RECHERCHE DES 0 ET DESIGN AVEC DES PORTES NON-OU(MÉTHODE DE SYNTHÈSE PAR PRODUIT DE SOMMES (PDS)) -- 2.10 LOIS DE DE MORGAN APPLIQUÉE AUX CIRCUITS PDS -- 2.11 OPTIMISATION DES DESIGNS NUMÉRIQUES -- PROBLÈMES RÉSOLUS -- EXERCICES -- 3- Méthode des tables de Karnaughpour minimiser les expressionsbooléennes -- MAURICE KARNAUGH À L'ORIGINE DE LA MÉTHODE DE SIMPLIFICATIONGRAPHIQUE -- 3.1 INTRODUCTION -- 3.2 DIAGRAMMES DE VENN ET TABLES DE KARNAUGH 3.3 SIMPLIFICATION GRAPHIQUE DES TABLES DE KARNAUGH :SOLUTION EN RASSEMBLANT LES 1 -- 3.4 SOLUTION EN RASSEMBLANT LES 0 -- 3.5 LES CHOIX « SANS IMPORTANCE » DANS LES TABLES DEKARNAUGH -- 3.6 TABLES DE KARNAUGH POUR PLUS DE QUATRE ENTRÉES -- 3.7 ALÉAS -- PROBLÈMES RÉSOLUS -- EXERCICES -- 4 -- Circuits programmables pourles designs combinatoires -- AUGUSTUS DE MORGAN : DES LOIS FONDAMENTALES POUR LASIMPLIFICATION DES CIRCUITS LOGIQUES -- 4.1 INTRODUCTION -- 4.2 SYNTHÈSE AVEC DES CIRCUITS À INTÉGRATION MOYENNE -- 4.3 SYNTHÈSE AVEC MULTIPLEXEURS -- 4.4 MULTIPLEXEURS RELIÉS EN CASCADES 4.5 MULTIPLEXEURS ET THÉORÈME D'EXPANSION DE SHANNON -- 4.6 DÉMULTIPLEXEUR (OU DÉCODEUR) -- 4.7 SYNTHÈSE PAR DÉMULTIPLEXEURS : UTILISATION DESDÉCODEURS POUR LA SYNTHÈSE DES TABLES DE VÉRITÉ -- 4.8 MISE EN CASCADE DE DÉMULTIPLEXEURS -- 4.9 CIRCUITS DE MÉMOIRE -- 4.10 CIRCUITS LOGIQUES PROGRAMMABLES (PLD) -- 4.11 PAL : PROGRAMMED ARRAY LOGIC -- 4.12 PLA : PROGRAMMABLE LOGIC ARRAY -- 4.13 FPGA -- 4.14 LOGICIEL DE PROGRAMMATION -- PROBLÈMES RÉSOLUS -- EXERCICES -- 5 -- Bascules et flip-flops -- LE PREMIER MICROPROCESSEUR : LE 4004 -- 5.1 INTRODUCTION Computer arithmetic. http://id.loc.gov/authorities/subjects/sh85029480 Computer architecture. http://id.loc.gov/authorities/subjects/sh85029479 Digital electronics. http://id.loc.gov/authorities/subjects/sh85037976 Logic circuits Problems, exercises, etc. Arithmétique interne des ordinateurs. Ordinateurs Architecture. Électronique numérique. Circuits logiques Problèmes et exercices. |
| subject_GND | http://id.loc.gov/authorities/subjects/sh85029480 http://id.loc.gov/authorities/subjects/sh85029479 http://id.loc.gov/authorities/subjects/sh85037976 |
| title | Circuits Logiques |
| title_auth | Circuits Logiques |
| title_exact_search | Circuits Logiques |
| title_full | Circuits Logiques [electronic resource]. |
| title_fullStr | Circuits Logiques [electronic resource]. |
| title_full_unstemmed | Circuits Logiques [electronic resource]. |
| title_short | Circuits Logiques |
| title_sort | circuits logiques |
| topic | Computer arithmetic. http://id.loc.gov/authorities/subjects/sh85029480 Computer architecture. http://id.loc.gov/authorities/subjects/sh85029479 Digital electronics. http://id.loc.gov/authorities/subjects/sh85037976 Logic circuits Problems, exercises, etc. Arithmétique interne des ordinateurs. Ordinateurs Architecture. Électronique numérique. Circuits logiques Problèmes et exercices. |
| topic_facet | Computer arithmetic. Computer architecture. Digital electronics. Logic circuits Problems, exercises, etc. Arithmétique interne des ordinateurs. Ordinateurs Architecture. Électronique numérique. Circuits logiques Problèmes et exercices. |
| work_keys_str_mv | AT maldaguexavier circuitslogiques |