Holdings: Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur: von der Schaltung zum Prozessor

Saved in:

Bibliographic Details
Main Authors:	Slomka, Frank (Author), Glaß, Michael 1983- (Author)
Format:	Book
Language:	German
Published:	Wiesbaden Springer Vieweg [2023]
Series:	Lehrbuch
Subjects:	Technische Informatik Computerarchitektur Boolesche- und Schaltalgebra Digitale Schaltungen Frank Slomka Grundlagen der Rechnerarchitektur Rechentechnik Rechnerarchitektur Lehrbuch
Online Access:	Inhaltstext Inhaltsverzeichnis
Physical Description:	XIV, 521 Seiten Illustrationen, Diagramme 24 cm x 16.8 cm
ISBN:	3658366583 9783658366582

Staff View

MARC


LEADER	00000nam a22000008c 4500
001	BV049418475
003	DE-604
005	20240724
007	t
008	231116s2023 gw a\|\|\| \|\|\|\| 00\|\|\| ger d
015			\|a 21,N51 \|2 dnb
016	7		\|a 1247645207 \|2 DE-101
020			\|a 3658366583 \|9 3-658-36658-3
020			\|a 9783658366582 \|c Broschur : EUR 37.99 (DE), EUR 39.06 (AT), circa CHF 42.00 (freier Preis) \|9 978-3-658-36658-2
024	3		\|a 9783658366582
035			\|a (OCoLC)1416407774
035			\|a (DE-599)DNB1247645207
040			\|a DE-604 \|b ger \|e rda
041	0		\|a ger
044			\|a gw \|c XA-DE-HE
049			\|a DE-29T \|a DE-522 \|a DE-1050 \|a DE-473 \|a DE-523 \|a DE-739 \|a DE-860
082	0		\|a 004.22 \|2 23/ger
084			\|a ST 150 \|0 (DE-625)143594: \|2 rvk
084			\|8 1\p \|a 004 \|2 23sdnb
100	1		\|a Slomka, Frank \|e Verfasser \|0 (DE-588)1314053485 \|4 aut
245	1	0	\|a Grundlagen der Rechnerarchitektur \|b von der Schaltung zum Prozessor \|c Frank Slomka, Michael Glaß
264		1	\|a Wiesbaden \|b Springer Vieweg \|c [2023]
300			\|a XIV, 521 Seiten \|b Illustrationen, Diagramme \|c 24 cm x 16.8 cm
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
490	0		\|a Lehrbuch
650	0	7	\|a Technische Informatik \|0 (DE-588)4196734-3 \|2 gnd \|9 rswk-swf
650	0	7	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|2 gnd \|9 rswk-swf
653			\|a Boolesche- und Schaltalgebra
653			\|a Digitale Schaltungen
653			\|a Frank Slomka
653			\|a Grundlagen der Rechnerarchitektur
653			\|a Rechentechnik
653			\|a Rechnerarchitektur
653			\|a Technische Informatik
655		7	\|0 (DE-588)4123623-3 \|a Lehrbuch \|2 gnd-content
689	0	0	\|a Technische Informatik \|0 (DE-588)4196734-3 \|D s
689	0	1	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|D s
689	0		\|5 DE-604
700	1		\|a Glaß, Michael \|d 1983- \|e Verfasser \|0 (DE-588)1011398648 \|4 aut
710	2		\|a Springer Fachmedien Wiesbaden \|0 (DE-588)1043386068 \|4 pbl
776	0	8	\|i Erscheint auch als \|n Online-Ausgabe \|z 978-3-658-36659-9 \|w (DE-604)BV049442440
856	4	2	\|m X:MVB \|q text/html \|u http://deposit.dnb.de/cgi-bin/dokserv?id=7886dcb6585e419cb9859f74c5ef9533&prov=M&dok_var=1&dok_ext=htm \|3 Inhaltstext
856	4	2	\|m DNB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=034745431&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
883	1		\|8 1\p \|a vlb \|d 20211215 \|q DE-101 \|u https://d-nb.info/provenance/plan#vlb
943	1		\|a oai:aleph.bib-bvb.de:BVB01-034745431

Record in the Search Index

_version_	1805508351665111040
adam_text	INHALTSVERZEICHNIS 1 HISTORISCHE ENTWICKLUNG VON RECHENMASCHINEN . 1 1.1 MECHANISCHE RECHNER . 3 1.2 ELEKTRISCHE RECHNER . 11 1.3 ERSTE ELEKTRONISCHE RECHNER . 15 1.3.1 ROEHRENCOMPUTER . 15 1.3.2 HALBLEITERCOMPUTER . 18 1.4 RECHNER IN DER DATENVERARBEITUNG . 20 1.4.1 GROSSRECHNER VON IBM . 21 1.4.2 MINICOMPUTER VON DEC .24 1.5 DIE ZAHLENFRESSER: SUPERCOMPUTER . 25 1.6 MIKROCOMPUTER . 29 1.7 EINGEBETTETE COMPUTER . 32 1.8 HALBLEITER UND DIE ENTWICKLUNG DER RECHENLEISTUNG . 36 WEITERFUEHRENDE LITERATUR . 39 2 ARITHMETIK: ZAHLEN UND RECHNEN . 41 2.1 NATUERLICHE ZAHLEN . 43 2.1.1 DARSTELLUNG DER ZAHLEN . 44 2.1.1.1 ADDITIVES ZAHLENSYSTEM . 45 2.1.1.2 POLYADISCHES ZAHLENSYSTEM . 47 2.1.2 ZAHLENSYSTEME . 50 2.1.3 ARITHMETIK DER NATUERLICHEN ZAHLEN IM POLYADISCHEN ZAHLENSYSTEM . 55 2.1.4 CODIERUNG VON NATUERLICHEN ZAHLEN IM RECHNER . 68 2.1.4.1 ZIFFERNREIHENFOLGE UND WERTEBEREICH . 68 2.1.4.2 RECHNEN IM DEZIMALSYSTEM . 70 2.1.4.3 RECHNEN IM DUALSYSTEM . 76 2.2 GANZE ZAHLEN . 79 2.2.1 DARSTELLUNG . 79 2.2.2 ARITHMETIK DER GANZEN ZAHLEN . 79 2.2.3 CODIERUNG DER GANZEN ZAHLEN IM RECHNER . 81 2.2.3.1 VORZEICHENBEHAFTETE ZAHLEN . 82 2.2.3.2 DUALZAHLEN IM 1-KOMPLEMENT . 83 2.2.3.3 DUALZAHLEN IM 2-KOMPLEMENT . 86 2.3 REELLE ZAHLEN . 89 2.3.1 DEZIMALBRUECHE . 91 2.3.1.1 DEZIMALBRUCHENTWICKLUNG . 92 2.3.1.2 ABKUERZENDE SCHREIBWEISE VON DEZIMALBRUECHEN . 94 2.3.2 KETTENBRUECHE . 96 2.3.3 DEZIMAL-UND KETTENBRUECHE IRRATIONALER ZAHLEN . 98 2.3.4 MASCHINENZAHLEN . 104 2.3.4.1 DARSTELLUNG . 104 2.3.4.2 NUMERIK . 107 2.3.4.3 BINAERE GLEITKOMMAZAHLEN . 112 2.3.4.4 BINAERE FESTKOMMAZAHLEN . 120 2.4 UEBERTRAGUNG UND ALPHANUMERISCHE ZEICHENDARSTELLUNG . 125 WEITERFUEHRENDE LITERATUR . 133 3 MATHEMATISCHE GRUNDLAGEN DIGITALER SCHALTUNGEN . 135 3.1 ALGEBRAISCHE BETRACHTUNG DIGITALER SCHALTUNGEN . 137 3.2 BOOLESCHE ALGEBRA . 139 3.2.1 MATHEMATISCHE UND STRUKTURELLE GRUNDLAGEN . 139 3.2.2 DEFINITION UND GRUNDLEGENDE EIGENSCHAFTEN BOOLESCHER ALGEBREN . 144 3.2.3 RECHNEN IN DER BOOLESCHEN ALGEBRA . 149 3.2.4 AUSDRUECKE UND FUNKTIONEN . 152 3.2.5 AXIOMATISIERUNG DER BOOLESCHEN ALGEBRA . 158 3.3 SCHALTALGEBRA UND SCHALTFUNKTIONEN . 160 3.3.1 MODELLIERUNG VON TELEFONNETZEN . 160 3.3.2 FORMALE DEFINITION UND EIGENSCHAFTEN . 162 3.3.3 ANWENDUNG VON SCHALTFUNKTIONEN . 165 3.3.4 MINIMIERUNG VON SCHALTFUNKTIONEN . 168 3.3.4.1 GRAFISCHE MINIMIERUNG . 172 3.3.4.2 ALGEBRAISCHE MINIMIERUNG . 180 WEITERFUEHRENDE LITERATUR . 186 4 DIGITALE SCHALTUNGEN . 187 4.1 SCHALTUNGSTECHNIK . 189 4.1.1 ELEKTROTECHNISCHE GRUNDLAGEN . 190 4.1.1.1 SPANNUNG UND STROM . 190 4.1.1.2 ELEKTRISCHE NETZWERKE . 193 4.1.1.3 LOGISCHE SIGNALE . 197 4.1.2 FESTKOERPERELEKTRONIK . 198 4.1.2.1 SCHALTER IN FESTKOERPERN . 199 4.1.2.2 HALBLEITER . 201 4.1.2.3 HALBLEITERGRENZFLAECHEN . 208 4.1.2.4 DER TRANSISTOR . 212 4.1.2.5 DER PLANARPROZESS ZUR HERSTELLUNG INTEGRIERTER SCHALTUNGEN . 217 4.2 LOGISCHE GATTER IN MOS-TECHNIK . 220 4.2.1 NMOS UND PMOS-INVERTER .222 4.2.2 CMOS-INVERTER . 225 4.2.3 CMOS-NAND-UND-NOR-GATTER . 234 4.3 FLIPFLOPS UND BITSPEICHER . 237 4.3.1 FLIPFLOPS . 237 4.3.1.1 RUECKGEKOPPELTE SCHALTUNGEN . 237 4.3.1.2 RS-FLIPFLOP . 239 4.3.1.3 D-FLIPFLOP . 247 4.3.2 TRANSISTORZELLEN . 249 4.4 SPEICHERMATRIZEN . 256 4.5 LOGIKFELDER . 261 4.5.1 STANDARDZELLEN . 266 4.5.2 MASKENPROGRAMMIERBARE LOGIK . 269 4.5.2.1 GATTERFELDER (GATE-ARRAYS) . 269 4.5.2.2 LOGISCHES FELD (PLA) . 271 4.5.3 SPEICHERPROGRAMMIERBARE LOGIK . 277 4.5.3.1 PLAS AUS SPEICHERN . 279 4.5.3.2 SPEICHERPROGRAMMIERBARE GATTERFELDER (FPGA) . 281 WEITERFUEHRENDE LITERATUR . 286 5 ELEMENTE DER RECHNERARCHITEKTUR . 287 5.1 KOMBINATORISCHE SCHALTUNGEN . 289 5.1.1 CODIERER UND DECODIERSCHALTUNGEN . 289 5.1.2 DATENVERTEILER .292 5.2 SEQUENZIELLE SCHALTUNGEN . 294 5.2.1 SCHIEBEREGISTER . 294 5.2.2 ZAEHLER . 296 5.2.3 STEUERWERKE .297 5.2.3.1 AUTOMATEN . 298 5.2.3.2 MASKENPROGRAMMIERBARES STEUERWERK . 301 5.2.3.3 SPEICHERPROGRAMMIERBARES STEUERWERK . 306 5.3 ARITHMETISCHE SCHALTUNGEN . 309 5.3.1 ADDIERWERK .309 5.3.1.1 SERIELLES ADDIERWERK (RIPPLE-CARRY-ADDIERER) . 309 5.3.1.2 PARALLELES ADDIERWERK (YYCARRY LOOK-AHEAD ADDER") . 311 5.3.1.3 TEILPARALLELES ADDIERWERK (YYCARRY-SELECT ADDER") . 313 5.3.2 ADDIER UND SUBTRAKTIONSWERK . 314 5.3.3 ARITHMETISCH-LOGISCHE EINHEIT (ALU) . 315 5.4 SPEICHER . 317 5.4.1 STAPEL .317 5.4.2 WARTESCHLANGE .319 5.4.3 SPEICHER MIT DIREKTEM ZUGRIFF . 320 5.4.4 ASSOZIATIVSPEICHER . 325 WEITERFUEHRENDE LITERATUR . 329 6 RECHNERARCHITEKTUR . 331 6.1 ARCHITEKTUR DES BEFEHLSSATZES . 337 6.1.1 BEFEHL UND PROGRAMM . 337 6.1.2 DIE ARCHITEKTUR UND IHRE AUSWIRKUNG AUF DEN BEFEHL . 343 6.1.3 BEFEHLSGRUPPEN . 348 6.1.4 OPERANDENZUGRIFFUND ADRESSIERUNG . 353 6.1.4.1 INHAERENTE ADRESSIERUNG . 355 6.1.4.2 IMPLIZITE ODER UNMITTELBARE ADRESSIERUNG . 357 6.1.4.3 DIREKTE ODER ABSOLUTE ADRESSIERUNG . 357 6.1.4.4 INDIREKTE ADRESSIERUNG . 362 6.1.4.5 INDIZIERTE ADRESSIERUNG . 363 6.1.4.6 RELATIVE ADRESSIERUNG . 366 6.1.5 BEFEHLSSATZ . 367 6.1.6 DATENTYPEN .370 6.2 SPEICHERMODELL . 374 6.2.1 ADRESSRAUMVERSCHRAENKUNG . 380 6.2.2 SEITENVERWALTUNG . 382 6.2.3 SEGMENTVERWALTUNG . 385 6.2.4 CACHES . 387 6.2.5 VIRTUELLER SPEICHER . 396 6.3 MIKROARCHITEKTUR . 398 6.3.1 BEFEHLSAUSFUEHRUNG .398 6.3.2 STEUERWERK . 400 6.3.3 RECHENWERK . 405 6.3.3.1 GRUNDELEMENTE UND STRUKTUR . 405 6.3.3.2 VEKTORIELLES RECHENWERK . 407 6.3.3.3 SKALARES RECHENWERK . 407 6.3.4 MIKROARCHITEKTUR TYPISCHER MASCHINEN . 421 6.3.4.1 STAPELMASCHINE UND IHRE BEFEHLSFORMATE . 422 6.3.4.2 AKKUMULATORMASCHINE UND IHRE BEFEHLSFORMATE .426 6.3.4.3 REGISTERMASCHINE UND IHRE BEFEHLSFORMATE . 428 6.3.4.4 UNIVERSELLE REGISTERMASCHINE UND IHRE BEFEHLSFORMATE . 432 WEITERFUEHRENDE LITERATUR . 437 7 PROGRAMMIEREN VON MASCHINEN . 439 7.1 PROGRAMMIEREN IN HOCHSPRACHE . 441 7.2 PROGRAMME IN C . 443 7.3 PROGRAMME IN MASCHINENSPRACHE . 447 7.4 ASSEMBLER EINER UNIVERSELLEN RECHENMASCHINE .454 7.4.1 PROGRAMMIERSCHNITTSTELLE DES MIPS . 457 7.4.1.1 REGISTER .457 7.4.1.2 ADRESSIERUNGSARTEN DES MIPS . 461 7.4.1.3 BEFEHLE . 464 7.4.2 ASSEMBLER-ANWEISUNGEN . 470 7.5 C-SCHABLONEN FUER EINE UNIVERSELLE REGISTERMASCHINE . 478 7.5.1 GRUNDBLOCKGRAPH . 478 7.5.2 KONTROLLSTRUKTUREN . 480 7.5.2.1 VERZWEIGUNGEN . 480 7.5.2.2 SCHLEIFEN . 483 7.5.3 DATENSTRUKTUREN . 485 7.5.4 UNTERPROGRAMME . 490 7.6 FIBONACCI IN ASSEMBLER .498 THEOREME . 508 DEFINITIONEN . 509 BILDQUELLENVERZEICHNIS . 512 LITERATUR . 515 STICHWORTVERZEICHNIS . 517
adam_txt	INHALTSVERZEICHNIS 1 HISTORISCHE ENTWICKLUNG VON RECHENMASCHINEN . 1 1.1 MECHANISCHE RECHNER . 3 1.2 ELEKTRISCHE RECHNER . 11 1.3 ERSTE ELEKTRONISCHE RECHNER . 15 1.3.1 ROEHRENCOMPUTER . 15 1.3.2 HALBLEITERCOMPUTER . 18 1.4 RECHNER IN DER DATENVERARBEITUNG . 20 1.4.1 GROSSRECHNER VON IBM . 21 1.4.2 MINICOMPUTER VON DEC .24 1.5 DIE ZAHLENFRESSER: SUPERCOMPUTER . 25 1.6 MIKROCOMPUTER . 29 1.7 EINGEBETTETE COMPUTER . 32 1.8 HALBLEITER UND DIE ENTWICKLUNG DER RECHENLEISTUNG . 36 WEITERFUEHRENDE LITERATUR . 39 2 ARITHMETIK: ZAHLEN UND RECHNEN . 41 2.1 NATUERLICHE ZAHLEN . 43 2.1.1 DARSTELLUNG DER ZAHLEN . 44 2.1.1.1 ADDITIVES ZAHLENSYSTEM . 45 2.1.1.2 POLYADISCHES ZAHLENSYSTEM . 47 2.1.2 ZAHLENSYSTEME . 50 2.1.3 ARITHMETIK DER NATUERLICHEN ZAHLEN IM POLYADISCHEN ZAHLENSYSTEM . 55 2.1.4 CODIERUNG VON NATUERLICHEN ZAHLEN IM RECHNER . 68 2.1.4.1 ZIFFERNREIHENFOLGE UND WERTEBEREICH . 68 2.1.4.2 RECHNEN IM DEZIMALSYSTEM . 70 2.1.4.3 RECHNEN IM DUALSYSTEM . 76 2.2 GANZE ZAHLEN . 79 2.2.1 DARSTELLUNG . 79 2.2.2 ARITHMETIK DER GANZEN ZAHLEN . 79 2.2.3 CODIERUNG DER GANZEN ZAHLEN IM RECHNER . 81 2.2.3.1 VORZEICHENBEHAFTETE ZAHLEN . 82 2.2.3.2 DUALZAHLEN IM 1-KOMPLEMENT . 83 2.2.3.3 DUALZAHLEN IM 2-KOMPLEMENT . 86 2.3 REELLE ZAHLEN . 89 2.3.1 DEZIMALBRUECHE . 91 2.3.1.1 DEZIMALBRUCHENTWICKLUNG . 92 2.3.1.2 ABKUERZENDE SCHREIBWEISE VON DEZIMALBRUECHEN . 94 2.3.2 KETTENBRUECHE . 96 2.3.3 DEZIMAL-UND KETTENBRUECHE IRRATIONALER ZAHLEN . 98 2.3.4 MASCHINENZAHLEN . 104 2.3.4.1 DARSTELLUNG . 104 2.3.4.2 NUMERIK . 107 2.3.4.3 BINAERE GLEITKOMMAZAHLEN . 112 2.3.4.4 BINAERE FESTKOMMAZAHLEN . 120 2.4 UEBERTRAGUNG UND ALPHANUMERISCHE ZEICHENDARSTELLUNG . 125 WEITERFUEHRENDE LITERATUR . 133 3 MATHEMATISCHE GRUNDLAGEN DIGITALER SCHALTUNGEN . 135 3.1 ALGEBRAISCHE BETRACHTUNG DIGITALER SCHALTUNGEN . 137 3.2 BOOLESCHE ALGEBRA . 139 3.2.1 MATHEMATISCHE UND STRUKTURELLE GRUNDLAGEN . 139 3.2.2 DEFINITION UND GRUNDLEGENDE EIGENSCHAFTEN BOOLESCHER ALGEBREN . 144 3.2.3 RECHNEN IN DER BOOLESCHEN ALGEBRA . 149 3.2.4 AUSDRUECKE UND FUNKTIONEN . 152 3.2.5 AXIOMATISIERUNG DER BOOLESCHEN ALGEBRA . 158 3.3 SCHALTALGEBRA UND SCHALTFUNKTIONEN . 160 3.3.1 MODELLIERUNG VON TELEFONNETZEN . 160 3.3.2 FORMALE DEFINITION UND EIGENSCHAFTEN . 162 3.3.3 ANWENDUNG VON SCHALTFUNKTIONEN . 165 3.3.4 MINIMIERUNG VON SCHALTFUNKTIONEN . 168 3.3.4.1 GRAFISCHE MINIMIERUNG . 172 3.3.4.2 ALGEBRAISCHE MINIMIERUNG . 180 WEITERFUEHRENDE LITERATUR . 186 4 DIGITALE SCHALTUNGEN . 187 4.1 SCHALTUNGSTECHNIK . 189 4.1.1 ELEKTROTECHNISCHE GRUNDLAGEN . 190 4.1.1.1 SPANNUNG UND STROM . 190 4.1.1.2 ELEKTRISCHE NETZWERKE . 193 4.1.1.3 LOGISCHE SIGNALE . 197 4.1.2 FESTKOERPERELEKTRONIK . 198 4.1.2.1 SCHALTER IN FESTKOERPERN . 199 4.1.2.2 HALBLEITER . 201 4.1.2.3 HALBLEITERGRENZFLAECHEN . 208 4.1.2.4 DER TRANSISTOR . 212 4.1.2.5 DER PLANARPROZESS ZUR HERSTELLUNG INTEGRIERTER SCHALTUNGEN . 217 4.2 LOGISCHE GATTER IN MOS-TECHNIK . 220 4.2.1 NMOS UND PMOS-INVERTER .222 4.2.2 CMOS-INVERTER . 225 4.2.3 CMOS-NAND-UND-NOR-GATTER . 234 4.3 FLIPFLOPS UND BITSPEICHER . 237 4.3.1 FLIPFLOPS . 237 4.3.1.1 RUECKGEKOPPELTE SCHALTUNGEN . 237 4.3.1.2 RS-FLIPFLOP . 239 4.3.1.3 D-FLIPFLOP . 247 4.3.2 TRANSISTORZELLEN . 249 4.4 SPEICHERMATRIZEN . 256 4.5 LOGIKFELDER . 261 4.5.1 STANDARDZELLEN . 266 4.5.2 MASKENPROGRAMMIERBARE LOGIK . 269 4.5.2.1 GATTERFELDER (GATE-ARRAYS) . 269 4.5.2.2 LOGISCHES FELD (PLA) . 271 4.5.3 SPEICHERPROGRAMMIERBARE LOGIK . 277 4.5.3.1 PLAS AUS SPEICHERN . 279 4.5.3.2 SPEICHERPROGRAMMIERBARE GATTERFELDER (FPGA) . 281 WEITERFUEHRENDE LITERATUR . 286 5 ELEMENTE DER RECHNERARCHITEKTUR . 287 5.1 KOMBINATORISCHE SCHALTUNGEN . 289 5.1.1 CODIERER UND DECODIERSCHALTUNGEN . 289 5.1.2 DATENVERTEILER .292 5.2 SEQUENZIELLE SCHALTUNGEN . 294 5.2.1 SCHIEBEREGISTER . 294 5.2.2 ZAEHLER . 296 5.2.3 STEUERWERKE .297 5.2.3.1 AUTOMATEN . 298 5.2.3.2 MASKENPROGRAMMIERBARES STEUERWERK . 301 5.2.3.3 SPEICHERPROGRAMMIERBARES STEUERWERK . 306 5.3 ARITHMETISCHE SCHALTUNGEN . 309 5.3.1 ADDIERWERK .309 5.3.1.1 SERIELLES ADDIERWERK (RIPPLE-CARRY-ADDIERER) . 309 5.3.1.2 PARALLELES ADDIERWERK (YYCARRY LOOK-AHEAD ADDER") . 311 5.3.1.3 TEILPARALLELES ADDIERWERK (YYCARRY-SELECT ADDER") . 313 5.3.2 ADDIER UND SUBTRAKTIONSWERK . 314 5.3.3 ARITHMETISCH-LOGISCHE EINHEIT (ALU) . 315 5.4 SPEICHER . 317 5.4.1 STAPEL .317 5.4.2 WARTESCHLANGE .319 5.4.3 SPEICHER MIT DIREKTEM ZUGRIFF . 320 5.4.4 ASSOZIATIVSPEICHER . 325 WEITERFUEHRENDE LITERATUR . 329 6 RECHNERARCHITEKTUR . 331 6.1 ARCHITEKTUR DES BEFEHLSSATZES . 337 6.1.1 BEFEHL UND PROGRAMM . 337 6.1.2 DIE ARCHITEKTUR UND IHRE AUSWIRKUNG AUF DEN BEFEHL . 343 6.1.3 BEFEHLSGRUPPEN . 348 6.1.4 OPERANDENZUGRIFFUND ADRESSIERUNG . 353 6.1.4.1 INHAERENTE ADRESSIERUNG . 355 6.1.4.2 IMPLIZITE ODER UNMITTELBARE ADRESSIERUNG . 357 6.1.4.3 DIREKTE ODER ABSOLUTE ADRESSIERUNG . 357 6.1.4.4 INDIREKTE ADRESSIERUNG . 362 6.1.4.5 INDIZIERTE ADRESSIERUNG . 363 6.1.4.6 RELATIVE ADRESSIERUNG . 366 6.1.5 BEFEHLSSATZ . 367 6.1.6 DATENTYPEN .370 6.2 SPEICHERMODELL . 374 6.2.1 ADRESSRAUMVERSCHRAENKUNG . 380 6.2.2 SEITENVERWALTUNG . 382 6.2.3 SEGMENTVERWALTUNG . 385 6.2.4 CACHES . 387 6.2.5 VIRTUELLER SPEICHER . 396 6.3 MIKROARCHITEKTUR . 398 6.3.1 BEFEHLSAUSFUEHRUNG .398 6.3.2 STEUERWERK . 400 6.3.3 RECHENWERK . 405 6.3.3.1 GRUNDELEMENTE UND STRUKTUR . 405 6.3.3.2 VEKTORIELLES RECHENWERK . 407 6.3.3.3 SKALARES RECHENWERK . 407 6.3.4 MIKROARCHITEKTUR TYPISCHER MASCHINEN . 421 6.3.4.1 STAPELMASCHINE UND IHRE BEFEHLSFORMATE . 422 6.3.4.2 AKKUMULATORMASCHINE UND IHRE BEFEHLSFORMATE .426 6.3.4.3 REGISTERMASCHINE UND IHRE BEFEHLSFORMATE . 428 6.3.4.4 UNIVERSELLE REGISTERMASCHINE UND IHRE BEFEHLSFORMATE . 432 WEITERFUEHRENDE LITERATUR . 437 7 PROGRAMMIEREN VON MASCHINEN . 439 7.1 PROGRAMMIEREN IN HOCHSPRACHE . 441 7.2 PROGRAMME IN C . 443 7.3 PROGRAMME IN MASCHINENSPRACHE . 447 7.4 ASSEMBLER EINER UNIVERSELLEN RECHENMASCHINE .454 7.4.1 PROGRAMMIERSCHNITTSTELLE DES MIPS . 457 7.4.1.1 REGISTER .457 7.4.1.2 ADRESSIERUNGSARTEN DES MIPS . 461 7.4.1.3 BEFEHLE . 464 7.4.2 ASSEMBLER-ANWEISUNGEN . 470 7.5 C-SCHABLONEN FUER EINE UNIVERSELLE REGISTERMASCHINE . 478 7.5.1 GRUNDBLOCKGRAPH . 478 7.5.2 KONTROLLSTRUKTUREN . 480 7.5.2.1 VERZWEIGUNGEN . 480 7.5.2.2 SCHLEIFEN . 483 7.5.3 DATENSTRUKTUREN . 485 7.5.4 UNTERPROGRAMME . 490 7.6 FIBONACCI IN ASSEMBLER .498 THEOREME . 508 DEFINITIONEN . 509 BILDQUELLENVERZEICHNIS . 512 LITERATUR . 515 STICHWORTVERZEICHNIS . 517
any_adam_object	1
any_adam_object_boolean	1
author	Slomka, Frank Glaß, Michael 1983-
author_GND	(DE-588)1314053485 (DE-588)1011398648
author_facet	Slomka, Frank Glaß, Michael 1983-
author_role	aut aut
author_sort	Slomka, Frank
author_variant	f s fs m g mg
building	Verbundindex
bvnumber	BV049418475
classification_rvk	ST 150
ctrlnum	(OCoLC)1416407774 (DE-599)DNB1247645207
dewey-full	004.22
dewey-hundreds	000 - Computer science, information, general works
dewey-ones	004 - Computer science
dewey-raw	004.22
dewey-search	004.22
dewey-sort	14.22
dewey-tens	000 - Computer science, information, general works
discipline	Informatik
discipline_str_mv	Informatik
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a22000008c 4500</leader><controlfield tag="001">BV049418475</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20240724</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">231116s2023 gw a\|\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">21,N51</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1247645207</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3658366583</subfield><subfield code="9">3-658-36658-3</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783658366582</subfield><subfield code="c">Broschur : EUR 37.99 (DE), EUR 39.06 (AT), circa CHF 42.00 (freier Preis)</subfield><subfield code="9">978-3-658-36658-2</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783658366582</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)1416407774</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB1247645207</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-HE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-29T</subfield><subfield code="a">DE-522</subfield><subfield code="a">DE-1050</subfield><subfield code="a">DE-473</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-860</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">004.22</subfield><subfield code="2">23/ger</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 150</subfield><subfield code="0">(DE-625)143594:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="8">1\p</subfield><subfield code="a">004</subfield><subfield code="2">23sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Slomka, Frank</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1314053485</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Grundlagen der Rechnerarchitektur</subfield><subfield code="b">von der Schaltung zum Prozessor</subfield><subfield code="c">Frank Slomka, Michael Glaß</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Wiesbaden</subfield><subfield code="b">Springer Vieweg</subfield><subfield code="c">[2023]</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XIV, 521 Seiten</subfield><subfield code="b">Illustrationen, Diagramme</subfield><subfield code="c">24 cm x 16.8 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Lehrbuch</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Technische Informatik</subfield><subfield code="0">(DE-588)4196734-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Boolesche- und Schaltalgebra</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Digitale Schaltungen</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Frank Slomka</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Grundlagen der Rechnerarchitektur</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Rechentechnik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Rechnerarchitektur</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Technische Informatik</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Technische Informatik</subfield><subfield code="0">(DE-588)4196734-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Glaß, Michael</subfield><subfield code="d">1983-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1011398648</subfield><subfield code="4">aut</subfield></datafield><datafield tag="710" ind1="2" ind2=" "><subfield code="a">Springer Fachmedien Wiesbaden</subfield><subfield code="0">(DE-588)1043386068</subfield><subfield code="4">pbl</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe</subfield><subfield code="z">978-3-658-36659-9</subfield><subfield code="w">(DE-604)BV049442440</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">X:MVB</subfield><subfield code="q">text/html</subfield><subfield code="u">http://deposit.dnb.de/cgi-bin/dokserv?id=7886dcb6585e419cb9859f74c5ef9533&prov=M&dok_var=1&dok_ext=htm</subfield><subfield code="3">Inhaltstext</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=034745431&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">vlb</subfield><subfield code="d">20211215</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#vlb</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-034745431</subfield></datafield></record></collection>
genre	(DE-588)4123623-3 Lehrbuch gnd-content
genre_facet	Lehrbuch
id	DE-604.BV049418475
illustrated	Illustrated
index_date	2024-07-03T23:07:17Z
indexdate	2024-07-25T00:22:22Z
institution	BVB
institution_GND	(DE-588)1043386068
isbn	3658366583 9783658366582
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-034745431
oclc_num	1416407774
open_access_boolean
owner	DE-29T DE-522 DE-1050 DE-473 DE-BY-UBG DE-523 DE-739 DE-860
owner_facet	DE-29T DE-522 DE-1050 DE-473 DE-BY-UBG DE-523 DE-739 DE-860
physical	XIV, 521 Seiten Illustrationen, Diagramme 24 cm x 16.8 cm
publishDate	2023
publishDateSearch	2023
publishDateSort	2023
publisher	Springer Vieweg
record_format	marc
series2	Lehrbuch
spelling	Slomka, Frank Verfasser (DE-588)1314053485 aut Grundlagen der Rechnerarchitektur von der Schaltung zum Prozessor Frank Slomka, Michael Glaß Wiesbaden Springer Vieweg [2023] XIV, 521 Seiten Illustrationen, Diagramme 24 cm x 16.8 cm txt rdacontent n rdamedia nc rdacarrier Lehrbuch Technische Informatik (DE-588)4196734-3 gnd rswk-swf Computerarchitektur (DE-588)4048717-9 gnd rswk-swf Boolesche- und Schaltalgebra Digitale Schaltungen Frank Slomka Grundlagen der Rechnerarchitektur Rechentechnik Rechnerarchitektur Technische Informatik (DE-588)4123623-3 Lehrbuch gnd-content Technische Informatik (DE-588)4196734-3 s Computerarchitektur (DE-588)4048717-9 s DE-604 Glaß, Michael 1983- Verfasser (DE-588)1011398648 aut Springer Fachmedien Wiesbaden (DE-588)1043386068 pbl Erscheint auch als Online-Ausgabe 978-3-658-36659-9 (DE-604)BV049442440 X:MVB text/html http://deposit.dnb.de/cgi-bin/dokserv?id=7886dcb6585e419cb9859f74c5ef9533&prov=M&dok_var=1&dok_ext=htm Inhaltstext DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=034745431&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis 1\p vlb 20211215 DE-101 https://d-nb.info/provenance/plan#vlb
spellingShingle	Slomka, Frank Glaß, Michael 1983- Grundlagen der Rechnerarchitektur von der Schaltung zum Prozessor Technische Informatik (DE-588)4196734-3 gnd Computerarchitektur (DE-588)4048717-9 gnd
subject_GND	(DE-588)4196734-3 (DE-588)4048717-9 (DE-588)4123623-3
title	Grundlagen der Rechnerarchitektur von der Schaltung zum Prozessor
title_auth	Grundlagen der Rechnerarchitektur von der Schaltung zum Prozessor
title_exact_search	Grundlagen der Rechnerarchitektur von der Schaltung zum Prozessor
title_exact_search_txtP	Grundlagen der Rechnerarchitektur von der Schaltung zum Prozessor
title_full	Grundlagen der Rechnerarchitektur von der Schaltung zum Prozessor Frank Slomka, Michael Glaß
title_fullStr	Grundlagen der Rechnerarchitektur von der Schaltung zum Prozessor Frank Slomka, Michael Glaß
title_full_unstemmed	Grundlagen der Rechnerarchitektur von der Schaltung zum Prozessor Frank Slomka, Michael Glaß
title_short	Grundlagen der Rechnerarchitektur
title_sort	grundlagen der rechnerarchitektur von der schaltung zum prozessor
title_sub	von der Schaltung zum Prozessor
topic	Technische Informatik (DE-588)4196734-3 gnd Computerarchitektur (DE-588)4048717-9 gnd
topic_facet	Technische Informatik Computerarchitektur Lehrbuch
url	http://deposit.dnb.de/cgi-bin/dokserv?id=7886dcb6585e419cb9859f74c5ef9533&prov=M&dok_var=1&dok_ext=htm http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=034745431&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT slomkafrank grundlagenderrechnerarchitekturvonderschaltungzumprozessor AT glaßmichael grundlagenderrechnerarchitekturvonderschaltungzumprozessor AT springerfachmedienwiesbaden grundlagenderrechnerarchitekturvonderschaltungzumprozessor

Holdings

There is no print copy available.

Interlibrary loan Place Request Caution: Not in THWS collection! Description

MARC

Record in the Search Index

There is no print copy available.

Similar Items