Eingebettete Systeme: Entwurf, Synthese und Edge AI
Saved in:
| Main Authors: | , , |
|---|---|
| Format: | Book |
| Language: | German |
| Published: |
Berlin ; Boston
De Gruyter Oldenbourg
[2022]
|
| Edition: | 4., überarbeitete Auflage |
| Series: | De Gruyter Studium
|
| Subjects: | |
| Online Access: | https://www.degruyter.com/isbn/9783110702057 Inhaltsverzeichnis |
| Physical Description: | XV, 518 Seiten Illustrationen, Diagramme |
| ISBN: | 9783110702057 |
Staff View
MARC
| LEADER | 00000nam a22000008c 4500 | ||
|---|---|---|---|
| 001 | BV047658759 | ||
| 003 | DE-604 | ||
| 005 | 20240510 | ||
| 007 | t | ||
| 008 | 220104s2022 gw a||| |||| 00||| ger d | ||
| 015 | |a 21,N39 |2 dnb | ||
| 016 | 7 | |a 1241906742 |2 DE-101 | |
| 020 | |a 9783110702057 |c : EUR 49.95 (DE), EUR 49.95 (AT) |9 978-3-11-070205-7 | ||
| 024 | 3 | |a 9783110702057 | |
| 035 | |a (OCoLC)1296296907 | ||
| 035 | |a (DE-599)DNB1241906742 | ||
| 040 | |a DE-604 |b ger |e rda | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE-BE | ||
| 049 | |a DE-29T |a DE-860 |a DE-1050 |a DE-20 |a DE-706 |a DE-1049 |a DE-634 |a DE-1102 |a DE-B768 |a DE-739 |a DE-523 |a DE-1051 |a DE-703 | ||
| 084 | |a ST 153 |0 (DE-625)143597: |2 rvk | ||
| 084 | |a ZN 4904 |0 (DE-625)157419: |2 rvk | ||
| 084 | |8 1\p |a 004 |2 23sdnb | ||
| 100 | 1 | |a Bringmann, Oliver |d 1971- |e Verfasser |0 (DE-588)124487602 |4 aut | |
| 240 | 1 | 0 | |a Entwurf und Synthese von Eingebetteten Systhemen [Systemen] |
| 245 | 1 | 0 | |a Eingebettete Systeme |b Entwurf, Synthese und Edge AI |c Oliver Bringmann, Walter Lange, Martin Bogdan |
| 250 | |a 4., überarbeitete Auflage | ||
| 264 | 1 | |a Berlin ; Boston |b De Gruyter Oldenbourg |c [2022] | |
| 300 | |a XV, 518 Seiten |b Illustrationen, Diagramme | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a De Gruyter Studium | |
| 650 | 0 | 7 | |a Technische Informatik |0 (DE-588)4196734-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Elektrotechnik |0 (DE-588)4014390-9 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Personal Computer |0 (DE-588)4115533-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Computerarchitektur |0 (DE-588)4048717-9 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Eingebettetes System |0 (DE-588)4396978-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Logiksynthese |0 (DE-588)4348178-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Systementwurf |0 (DE-588)4261480-6 |2 gnd |9 rswk-swf |
| 653 | |a Eingebettete Systeme | ||
| 653 | |a Embedded systems | ||
| 653 | |a Hardware | ||
| 653 | |a Software | ||
| 653 | |a Synthese | ||
| 653 | |a TB: Textbook | ||
| 653 | |a hardware | ||
| 653 | |a software | ||
| 653 | |a synthesis | ||
| 689 | 0 | 0 | |a Elektrotechnik |0 (DE-588)4014390-9 |D s |
| 689 | 0 | 1 | |a Eingebettetes System |0 (DE-588)4396978-1 |D s |
| 689 | 0 | 2 | |a Computerarchitektur |0 (DE-588)4048717-9 |D s |
| 689 | 0 | 3 | |a Technische Informatik |0 (DE-588)4196734-3 |D s |
| 689 | 0 | 4 | |a Personal Computer |0 (DE-588)4115533-6 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Eingebettetes System |0 (DE-588)4396978-1 |D s |
| 689 | 1 | 1 | |a Systementwurf |0 (DE-588)4261480-6 |D s |
| 689 | 1 | 2 | |a Logiksynthese |0 (DE-588)4348178-4 |D s |
| 689 | 1 | |5 DE-604 | |
| 700 | 1 | |a Lange, Walter |e Verfasser |0 (DE-588)1033733857 |4 aut | |
| 700 | 1 | |a Bogdan, Martin |d 1964- |e Verfasser |0 (DE-588)12073768X |4 aut | |
| 710 | 2 | |a De Gruyter Oldenbourg |0 (DE-588)1065492103 |4 pbl | |
| 776 | 0 | 8 | |i Erscheint auch als |n Online-Ausgabe, PDF |z 978-3-11-070206-4 |
| 776 | 0 | 8 | |i Erscheint auch als |n Online-Ausgabe, EPUB |z 978-3-11-070313-9 |
| 856 | 4 | 2 | |m X:MVB |u https://www.degruyter.com/isbn/9783110702057 |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=033043629&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 883 | 1 | |8 1\p |a vlb |d 20210925 |q DE-101 |u https://d-nb.info/provenance/plan#vlb | |
Record in the Search Index
| _version_ | 1805066600105115648 |
|---|---|
| adam_text |
INHALTSVERZEICHNIS
1
EINFUEHRUNG,
SYSTEME,
BAUFORMEN
UND
TECHNOLOGIEN
1
1.1
BEGRIFFSBESTIMMUNG
UND
BEISPIELE
.
1
1.2
SYSTEMKATEGORIEN
.
3
1.3
TYPISCHER
AUFBAU
.
4
1.3.1
BEISPIELE
FUER
SENSOREN
UND
AKTOREN
.
7
1.4
CYBER-PHYSISCHE
SYSTEME
(CYBER
PHYSICAL
SYSTEMS)
.
8
1.5
SYSTEME
MIT
KUENSTLICHER
INTELLIGENZ
(KL-SYSTEME)
.
11
1.5.1
ANWENDUNGEN
VON
KL-SYSTEMEN
.
13
1.6
VERTEILTE
SYSTEME
.
17
1.7
BAUFORMEN
VON
EINGEBETTETEN
SYSTEMEN
.
18
1.7.1
PROZESSORARTEN
.
21
1.8
SCHALTKREISE
FUER
EINGEBETTETE
SYSTEME
.
23
1.8.1
HERSTELLERKONFIGURIERTE
SCHALTKREISE
.
23
1.8.2
ANWENDERKONFIGURIERBARE
SCHALTKREISE
.
24
1.9
ZUSAMMENFASSUNG
.
32
2
ENTWICKLUNGSMETHODIK
33
2.1
KUNDENANFORDERUNGEN
UND
SPEZIFIKATION
.
34
2.1.1
NICHTFUNKTIONALE
ANFORDERUNGEN
.
34
2.1.2
LASTENHEFT
.
37
2.1.3
PFLICHTENHEFT
.
39
2.1.4
SPEZIFIKATION
.
40
2.2
DER
BEGINN
EINER
ENTWICKLUNG
.
41
2.2.1
DER
ARCHITEKTURBEGRIFF
.
41
2.3
HARDWARE/SOFTWARE-CO-ENTWURF
.
43
2.4
SOFTWARE-ENTWICKLUNG
.
44
2.4.1
DAS
WASSERFALLMODELL
.
44
2.4.2
DAS
SPIRALMODELL
.
;
46
2.4.3
AGILE
SOFTWARE-ENTWICKLUNGSMETHODEN
.
46
2.4.4
DIE
PROJEKT-ENTWICKLUNGSMETHODE
SERUM
.
47
2.4.5
PROGRAMMENTWICKLUNG
.
49
2.4.6
ENTWICKELN
VON
KLASSENDIAGRAMMEN
MIT
CRC-KARTEN
.
50
X
INHALTSVERZEICHNIS
2.4.7
ENTWURFSMUSTER
.
52
2.5
HARDWARE-ENTWICKLUNGSMETHODIK
.
53
2.5.1
DIE
PRODUKTIVITAETSLUECKE
.
53
2.5.2
DIE
ABSTRAKTIONSEBENEN
.
55
2.5.3
EVOLUTION
DER
ENTWICKLUNGSMETHODEN
.
58
2.6
PLATTFORMBASIERTER
ENTWURF
.
66
2.7
TRANSACTION-LEVEL-MODELLIERUNG
(TLM)
.
68
2.8
DIE
MODELLBASIERTE
ENTWICKLUNGSMETHODE
.
69
2.9
PLATTFORMEN
UND
BIBLIOTHEKEN
FUER
DEN
ENTWURF
VON
DNNS
.
71
2.10
BERUECKSICHTIGUNG
DES
ENERGIEBEDARFS
BEI
DER
ENTWICKLUNG
.
72
2.11
ZUSAMMENFASSUNG
.
75
3
MODELLE
77
3.1
DEFINITION
EINES
MODELLS
.
77
3.2
PROGRAMM-MODELLE
.
78
3.3
MODELLKATEGORIEN
.
79
3.4
MODELLE
AUF
SYSTEM
UND
ALGORITHMISCHER
EBENE:
BERECHNUNGSMODELLE
.
81
3.4.1
PROZESSBASIERTE
BERECHNUNGSMODELLE
UND
-NETZWERKE
.
82
3.4.2
KAHN-PROZESS-NETZWERKE
(KPN)
.
83
3.4.3
DATENFLUSS-NETZWERKE
.
85
3.4.4
PROZESS-KALKULI
(PROCESS
CALCULI)
.
87
3.5
ZUSTANDSBASIERTE
MODELLE
.
88
3.5.1
PETRI-NETZE
.
88
3.5.2
STATECHARTS
.
90
3.5.3
PROZESS-ZUSTANDSMASCHINEN
.
'93
3.6
UNIFIED
MODELING
LANGUAGE
(UML)
.
94
3.7
TRANSACTION-LEVEL-MODELLIERUNG
(TLM)
.
96
3.7.1
MODELLIEREN
DER
KOMMUNIKATION
MIT
TLMS
.
98
3.7.2
DAS
NETZWERK-TLM
.
99
3.7.3
PROTOKOLL-TLM
UND
BUS-ZYKLUSGENAUES
MODELL
.
100
3.8
MODELLIEREN
AUF
RT-EBENE
.
100
3.8.1
DAS
GRUNDLEGENDE
VERHALTENSMODELL
AUF
RT-EBENE
.
101
3.8.2
DAS
STRUKTURMODELL
AUF
RT-EBENE
(PCAM)
.
103
3.9
MODELLE
AUF
LOGIK-EBENE
.
104
3.10
ZUSAMMENFASSUNG
.
105
4
EINGEBETTETE
KL-SYSTEME
107
4.1
GRUNDLAGEN
KUENSTLICHER
NEURONALER
NETZE
.
108
4.1.1
FEED-FORWARD
NETZE
.
113
INHALTSVERZEICHNIS
XI
4.1.2
TIEFE
NEURONALE
NETZWERKE
(DEEP
NEURAL
NETWORKS)
.
119
4.1.3
ZEITLICH
VERAENDERLICHE
DATENREIHEN
-
SEQUENTIELLE
DATEN
.
120
4.1.4
REKURRENTE
NEURONALE
NETZE
.
121
4.1.5
LONG
SHORT-TERM
MEMORY
LSTM
.
125
4.1.6
TEMPORALE
FALTUNGS-NETZE
-
TCN
.
128
4.1.7
RESIDUAL
NETZWERKE:
RESNETS
.
130
4.2
MASCHINELLES
LERNEN
ODER
TRAINING
VON
NN
.
132
4.2.1
FEED-FORWARD
LERNEN
.
136
4.2.2
BACKPROPAGATION
.
137
4.2.3
MASCHINELLES
LERNEN
ODER
DIE
VORGEHENSWEISE
BEIM
ANLERNEN
VON
NEU
RONALEN
NETZWERKEN
.
138
4.3
TRAINING
UND
INFERENZ
.
139
4.3.1
PROMINENTE
DNNS
AUF
DER
ILSVRC
.
141
4.4
HARDWARE
FUER
EINGEBETTETE
KL-SYSTEME
.
144
4.4.1
HARDWARE-KATEGORIEN
FUER
EINGEBETTETE
KL-SYSTEME
.
144
4.4.2
OPTIMIERUNG
VON
NEURONALEN
NETZEN
.
144
4.4.3
COMPUTER-RECHENLEISTUNG
ZUM
ANLERNEN
VON
NEURONALEN
NETZEN
.
144
4.4.4
REDUZIERUNG
DER
KOMPLEXITAET
VON
DNNS
.
146
4.4.5
HARDWARE-ARCHITEKTUREN
FUER
DNN-RECHENBESCHLEUNIGER
.
151
4.4.6
EINE
KLASSISCHE
ANWENDUNG
VON
KI:
AUTONOMES
FAHREN
.
154
4.4.7
DIE
ELEKTRIK/ELEKTRONIK-ARCHITEKTUR
.
155
4.4.8
DAS
ELEKTRONISCHE
STEUERSYSTEM
.
156
4.4.9
AUTONOMES
FAHREN:
BEISPIEL
FUER
DIE
IMPLEMENTIERUNG
.
158
4.4.10
ELEKTRONIK-HARDWARE
FUER
KL-SYSTEME
.
159
4.4.11
EIN
YYALWAYS
ON
KWS-SYSTEM
"
:
ULTRATRAIL
.
162
4.5
ZUSAMMENFASSUNG
.
165
5
BESCHREIBUNGSSPRACHEN
FUER
DEN
SYSTEMENTWURF
167
5.1
VHDL
-
EINE
HARDWARE-BESCHREIBUNGSSPRACHE
.
168
5.1.1
GRUNDLEGENDER
AUFBAU
.
170
5.1.2
DAS
SPRACHKONZEPT
.
173
5.1.3
DIE
SCHALTUNGSBESCHREIBUNG
.
174
5.1.4
SIGNALE
UND
DATENTYPEN
.
178
5.1.5
ZUWEISUNGEN
UND
DIE
NEUNWERTIGE
STANDARD
LOGIK
.
182
5.1.6
OPERATIONEN
.
185
5.1.7
DIE
EVENTGESTEUERTE
VHDL-SIMULATION
UND
DER
DELTA-ZYKLUS
.
187
5.1.8
DER
VHDL-PROZESS
.
190
5.1.9
BEISPIELE
EINFACHER
PROZESSBESCHREIBUNGEN
.
.'
.
194
5.1.10
GENERISCHE
KOMPONENTEN
MIT
GROESSEREN
DATENBREITEN
.
198
5.1.11
KONFIGURATIONSANWEISUNGEN
.
202
5.1.12
DER
VHDL-PROZESS
ALS
BESCHREIBUNG
FUER
SCHALTWERKE
.
203
5.1.13
BEISPIEL
EINES
SIMULATIONSTREIBERS
IN
VHDL
.
208
5.1.14
VHDL-ATTRIBUTE
.
210
5.1.15
UNTERPROGRAMME
UND
PACKAGES
.
212
5.1.16
TYP-KONVERTIERUNGEN
.
215
XII
INHALTSVERZEICHNIS
5.1.17
DIE
ASSERT-ANWEISUNG
.
218
5.1.18
SIMULATIONSBEISPIEL
FUER
EIN
ZWEIPROZESSORSYSTEM
.
218
5.1.19
ENTWURF
ENERGIESPARSAMER
HARDWARESYSTEME
MIT
VHDL
.
223
5.1.20
IMPLEMENTIERUNG
VON
POWER
GATING
MIT
UPF
UND
VHDL
.
224
5.1.21
ZUSAMMENFASSUNG
.
225
5.2
DIE
SYSTEM-BESCHREIBUNGSSPRACHE
SYSTEMC
.
225
5.2.1
GRUNDLAGEN
VON
SYSTEMC
.
227
5.2.2
BEISPIEL
EINES
SYSTEMC-MODULS
.
230
5.2.3
SIMULATIONSSEMANTIK
.
239
5.2.4
TRANSACTION-LEVEL-MODELLIERUNG
MIT
SYSTEMC
.
240
5.2.5
RTL-MODELLIERUNG
MIT
SYSTEMC
.
241
5.2.6
ZUSAMMENFASSUNG
.
242
6
EINGEBETTETE
SOFTWARE
243
6.1
BETRIEBSSYSTEME
.
243
6.1.1
WANN
KANN
AUF
EIN
BETRIEBSSYSTEM
VERZICHTET
WERDEN?
.
243
6.1.2
KONZEPTE
VON
BETRIEBSSYSTEMEN
.
246
6.1.3
PROZESSE
.
246
6.1.4
AUFGABEN
UND
SCHICHTENMODELL
EINES
BETRIEBSSYSTEMS
.
249
6.1.5
ARTEN
VON
BETRIEBSSYSTEMEN
.
251
6.1.6
STRUKTUREN
VON
BETRIEBSSYSTEMEN
.
252
6.1.7
ECHTZEITBETRIEBSSYSTEME
UND
ECHTZEITSYSTEME
.
254
6.1.8
ZEITABLAUFPLANUNG
IN
ECHTZEITBETRIEBSSYSTEMEN
.
255
6.1.9
PRIORITAETSUMKEHR
.
260
6.1.10
PRIORITAETSVERERBUNG
.
261
6.1.11
BETRIEBSSYSTEM-BEISPIELE
FUER
EINGEBETTETE
SYSTEME
.
262
6.2
COMPILER
.
265
6.3
PROGRAMM-OPTIMIERUNGEN
.
266
6.3.1
PROGRAMM-OPTIMIERUNG
AUF
HOEHERER
EBENE
.
266
6.3.2
MINIMIERUNG
DES
ENERGIEBEDARFS
IN
PROGRAMMEN
.
268
6.3.3
OPTIMIERUNG
DER
PROGRAMMGROESSE
.
269
6.4
PERFORMANZABSCHAETZUNGEN
UND
ZEITVERHALTEN
(TIMING
ANALYSE)
.
270
6.4.1
TLM-BASIERTE
PERFORMANZ-ABSCHAETZUNG
.
270
6.4.2
PERFORMANZ-ABSCHAETZUNG
AUS
COMPILER-OPTIMIERTEM
MASCHINENCODE
.
273
6.5
SOFTWARE-SYNTHESE
.
282
6.5.1
HERAUSFORDERUNGEN
DER
SOFTWARE-ENTWICKLUNG
.
282
6.5.2
SOFTWARE-SYNTHESE
VON
EINGEBETTETEN
SYSTEMEN
.
283
6.5.3
CODE-GENERIERUNG
IN
DER
SOFTWARE-SYNTHESE
.
285
6.6
ZUSAMMENFASSUNG
.
290
INHALTSVERZEICHNIS
XIII
7
HARDWARE-SYNTHESE
291
7.1
SYNTHESE
AUF
VERSCHIEDENEN
ABSTRAKTIONSEBENEN
.
291
7.2
SYNTHESE
AUF
SYSTEMEBENE
NACH
GAJSKI
.
292
7.3
HIGH-LEVEL-SYNTHESE
.
297
7.3.1
DIE
WESENTLICHEN
SCHRITTE
DER
HIGH-LEVEL-SYNTHESE
.
303
7.3.2
ALLOKIERUNG
.
304
7.3.3
ZEITABLAUFPLANUNG
(SCHEDULING)
.
306
7.3.4
RESSOURCEN-BINDUNG
.
328
7.3.5
STEUERWERKSYNTHESE
.
342
7.4
REGISTER-TRANSFER
UND
LOGIKSYNTHESE
.
345
7.4.1
ELABORATION
.
346
7.4.2
OPTIMIERUNG
ARITHMETISCHER
TEILNETZE
.
348
7.4.3
LOGIKSYNTHESE
UND
TECHNOLOGIEABBILDUNG
.
352
7.5
ZUSAMMENFASSUNG
.
359
8
VERIFIKATION,
SIMULATION
UND
TEST
361
8.1
VERIFIKATION
SIMULATION
UND
VALIDIERUNG
.
361
8.2
SIMULATION
.
362
8.2.1
EINE
SIMULATIONSANORDNUNG
.
362
8.2.2
SIMULATION
AUF
LOGIK
UND
TECHNOLOGIEEBENE
.
364
8.2.3
SOFTWARE-SIMULATION
.
365
8.2.4
DEBUGGING
IN
EINGEBETTETEN
SYSTEMEN
.
365
8.2.5
SOFTWARE-DEBUGGING
.
365
8.2.6
HARDWARE-DEBUGGING
.
366
8.3
FORMALE
VERIFIKATION
.
368
8.3.1
AUSSAGEN-LOGIK
.
369
8.3.2
PRAEDIKATENLOGIK
ERSTER
ORDNUNG:
FOL
.
370
8.3.3
MODEL
CHECKING
.
370
8.3.4
HIGHER
ORDER
LOGIC
.
371
8.4
WERKZEUGE
FUER
MODELLIERUNG
UND
SIMULATION
.
371
8.5
TEST
.
373
8.5.1
BEGRIFFSBESTIMMUNGEN,
AUSBEUTE,
BLACK-BOX
UND
WHITE-BOX-TEST
.
374
8.5.2
EIN
KLASSISCHES
FEHLERMODELL
IN
DER
CHIPPRODUKTION
.
377
8.5.3
TESTMUSTER
.
378
8.5.4
JTAG
BOUNDARY-SCAN
.
.
.
378
8.6
ZUSAMMENFASSUNG
.
380
9
MIKROPROZESSOR-GRUNDLAGEN:
VOM
MP
ZUM
SOC
381
9.1
EVOLUTION
DER
MIKROPROZESSOREN
.
381
9.2
MIKROPROZESSOREN
IN
EINGEBETTETEN
SYSTEMEN
.
382
9.2.1
MIKROPROZESSOR-ARCHITEKTUREN
.
383
XIV
INHALTSVERZEICHNIS
9.2.2
EIN
UND
AUSGABE
DURCH
BEFEHLE
UND
INTERRUPTS
.
388
9.2.3
SPEICHER-SYSTEME
.
390
9.2.4
WOZU
BRAUCHEN
WIR
CACHES?
.
391
9.2.5
HAUPTSPEICHER
.
395
9.2.6
FESTWERTSPEICHER
(ROM)
.
397
9.2.7
BEFEHLS-VERARBEITUNGSMETHODEN
UND
PIPELINING
.
398
9.2.8
PERFORMANZ
.
402
9.2.9
LEISTUNGSAUFNAHME-STEUERUNG
(POWER
MANAGEMENT)
.
403
9.2.10
EIN-AUSGABE-GERAETE
UND
SCHNITTSTELLEN
.
405
9.3
MIKROCONTROLLER
.
407
9.3.1
NIEDRIGPREIS-MIKROCONTROLLER
.
407
9.3.2
MIKROCONTROLLER
HOEHERER
LEISTUNG
.
408
9.4
MULTI-CORE
UND
MEHRPROZESSORSYSTEME
.
408
9.5
MIKROPROZESSOR-FAMILIEN
.
410
9.6
ZUSAMMENFASSUNG
.
419
10
KOMMUNIKATION
UND
NETZWERKE
421
10.1
DAS
ISO-OSI-REFERENZMODELL
.
421
10.2
DER
PARALLELE
BUS
.
424
10.2.1
SCHEMA
EINES
BUSTREIBERS
.
425
10.2.2
BUS-KOMMUNIKATION
.
427
10.2.3
BUS-ZEITABLAUFPLAENE
.
427
10.2.4
MULTIPROZESSOR
UND
MULTIBUS-SYSTEME
.
431
10.2.5
BEKANNTE
BUS-PROTOKOLLE
.
433
10.2.6
AMBA-BUS-SYSTEME
.
433
10.3
NETZWERKE
.
441
10.3.1
KOMMUNIKATIONSMODI
.
442
10.3.2
NETZWERK-TOPOLOGIEN
.
442
10.3.3
DATENFORMATIERUNG
.
444
10.4
BUSAEHNLICHE
NETZWERKE
ODER
SERIELLE
BUSSE
.
445
10.4.1
DER
/
2
C-BUS
.
447
10.4.2
PROFIBUS
(PROCESS
FIELD
BUS)
.
449
10.4.3
PCI
EXPRESS
.
451
10.4.4
INFINIBAND
.
451
10.4.5
ETHERNET
.
452
10.4.6
INTERNET
.
453
10.5
BUSSYSTEME
IM
KRAFTFAHRZEUG
.
453
10.5.1
DER
CAN-BUS
.
455
10.5.2
FLEXRAY,
LIN
UND
MOST
.
461
10.5.3
AUTOMOTIVE
ETHERNET
.
464
10.5.4
ZUSAMMENFASSUNG:
BUSSYSTEME
IM
KRAFTFAHRZEUG
.
466
10.6
SYNCHRONISIERUNG
.
467
INHALTSVERZEICHNIS
XV
10.6.1
KOMMUNIKATIONSPRIMITIVE
.
467
10.6.2
SYNCHRONISIERUNG
VON
PROZESSORELEMENTEN
.
469
10.7
SENSORNETZWERKE
.
471
10.7.1
DRAHTLOSE
SENSORNETZWERKE
.
471
10.7.2
EINSATZ
VON
SENSORNETZWERKEN,
TOPOLOGIE
.
473
10.7.3
KOMMUNIKATION
IM
SENSORNETZWERK
.
474
10.7.4
DER
SENSORKNOTEN
.
483
10.7.5
BEISPIELE
VON
SENSORKNOTEN
.
485
10.7.6
KOMMUNIKATIONSSTANDARDS
FUER
DRAHTLOSE
NETZWERKE
.
487
10.8
ZUSAMMENFASSUNG
.
489
LITERATURVERZEICHNIS
491
INDEX
507 |
| adam_txt |
INHALTSVERZEICHNIS
1
EINFUEHRUNG,
SYSTEME,
BAUFORMEN
UND
TECHNOLOGIEN
1
1.1
BEGRIFFSBESTIMMUNG
UND
BEISPIELE
.
1
1.2
SYSTEMKATEGORIEN
.
3
1.3
TYPISCHER
AUFBAU
.
4
1.3.1
BEISPIELE
FUER
SENSOREN
UND
AKTOREN
.
7
1.4
CYBER-PHYSISCHE
SYSTEME
(CYBER
PHYSICAL
SYSTEMS)
.
8
1.5
SYSTEME
MIT
KUENSTLICHER
INTELLIGENZ
(KL-SYSTEME)
.
11
1.5.1
ANWENDUNGEN
VON
KL-SYSTEMEN
.
13
1.6
VERTEILTE
SYSTEME
.
17
1.7
BAUFORMEN
VON
EINGEBETTETEN
SYSTEMEN
.
18
1.7.1
PROZESSORARTEN
.
21
1.8
SCHALTKREISE
FUER
EINGEBETTETE
SYSTEME
.
23
1.8.1
HERSTELLERKONFIGURIERTE
SCHALTKREISE
.
23
1.8.2
ANWENDERKONFIGURIERBARE
SCHALTKREISE
.
24
1.9
ZUSAMMENFASSUNG
.
32
2
ENTWICKLUNGSMETHODIK
33
2.1
KUNDENANFORDERUNGEN
UND
SPEZIFIKATION
.
34
2.1.1
NICHTFUNKTIONALE
ANFORDERUNGEN
.
34
2.1.2
LASTENHEFT
.
37
2.1.3
PFLICHTENHEFT
.
39
2.1.4
SPEZIFIKATION
.
40
2.2
DER
BEGINN
EINER
ENTWICKLUNG
.
41
2.2.1
DER
ARCHITEKTURBEGRIFF
.
41
2.3
HARDWARE/SOFTWARE-CO-ENTWURF
.
43
2.4
SOFTWARE-ENTWICKLUNG
.
44
2.4.1
DAS
WASSERFALLMODELL
.
44
2.4.2
DAS
SPIRALMODELL
.
;
46
2.4.3
AGILE
SOFTWARE-ENTWICKLUNGSMETHODEN
.
46
2.4.4
DIE
PROJEKT-ENTWICKLUNGSMETHODE
SERUM
.
47
2.4.5
PROGRAMMENTWICKLUNG
.
49
2.4.6
ENTWICKELN
VON
KLASSENDIAGRAMMEN
MIT
CRC-KARTEN
.
50
X
INHALTSVERZEICHNIS
2.4.7
ENTWURFSMUSTER
.
52
2.5
HARDWARE-ENTWICKLUNGSMETHODIK
.
53
2.5.1
DIE
PRODUKTIVITAETSLUECKE
.
53
2.5.2
DIE
ABSTRAKTIONSEBENEN
.
55
2.5.3
EVOLUTION
DER
ENTWICKLUNGSMETHODEN
.
58
2.6
PLATTFORMBASIERTER
ENTWURF
.
66
2.7
TRANSACTION-LEVEL-MODELLIERUNG
(TLM)
.
68
2.8
DIE
MODELLBASIERTE
ENTWICKLUNGSMETHODE
.
69
2.9
PLATTFORMEN
UND
BIBLIOTHEKEN
FUER
DEN
ENTWURF
VON
DNNS
.
71
2.10
BERUECKSICHTIGUNG
DES
ENERGIEBEDARFS
BEI
DER
ENTWICKLUNG
.
72
2.11
ZUSAMMENFASSUNG
.
75
3
MODELLE
77
3.1
DEFINITION
EINES
MODELLS
.
77
3.2
PROGRAMM-MODELLE
.
78
3.3
MODELLKATEGORIEN
.
79
3.4
MODELLE
AUF
SYSTEM
UND
ALGORITHMISCHER
EBENE:
BERECHNUNGSMODELLE
.
81
3.4.1
PROZESSBASIERTE
BERECHNUNGSMODELLE
UND
-NETZWERKE
.
82
3.4.2
KAHN-PROZESS-NETZWERKE
(KPN)
.
83
3.4.3
DATENFLUSS-NETZWERKE
.
85
3.4.4
PROZESS-KALKULI
(PROCESS
CALCULI)
.
87
3.5
ZUSTANDSBASIERTE
MODELLE
.
88
3.5.1
PETRI-NETZE
.
88
3.5.2
STATECHARTS
.
90
3.5.3
PROZESS-ZUSTANDSMASCHINEN
.
'93
3.6
UNIFIED
MODELING
LANGUAGE
(UML)
.
94
3.7
TRANSACTION-LEVEL-MODELLIERUNG
(TLM)
.
96
3.7.1
MODELLIEREN
DER
KOMMUNIKATION
MIT
TLMS
.
98
3.7.2
DAS
NETZWERK-TLM
.
99
3.7.3
PROTOKOLL-TLM
UND
BUS-ZYKLUSGENAUES
MODELL
.
100
3.8
MODELLIEREN
AUF
RT-EBENE
.
100
3.8.1
DAS
GRUNDLEGENDE
VERHALTENSMODELL
AUF
RT-EBENE
.
101
3.8.2
DAS
STRUKTURMODELL
AUF
RT-EBENE
(PCAM)
.
103
3.9
MODELLE
AUF
LOGIK-EBENE
.
104
3.10
ZUSAMMENFASSUNG
.
105
4
EINGEBETTETE
KL-SYSTEME
107
4.1
GRUNDLAGEN
KUENSTLICHER
NEURONALER
NETZE
.
108
4.1.1
FEED-FORWARD
NETZE
.
113
INHALTSVERZEICHNIS
XI
4.1.2
TIEFE
NEURONALE
NETZWERKE
(DEEP
NEURAL
NETWORKS)
.
119
4.1.3
ZEITLICH
VERAENDERLICHE
DATENREIHEN
-
SEQUENTIELLE
DATEN
.
120
4.1.4
REKURRENTE
NEURONALE
NETZE
.
121
4.1.5
LONG
SHORT-TERM
MEMORY
LSTM
.
125
4.1.6
TEMPORALE
FALTUNGS-NETZE
-
TCN
.
128
4.1.7
RESIDUAL
NETZWERKE:
RESNETS
.
130
4.2
MASCHINELLES
LERNEN
ODER
TRAINING
VON
NN
.
132
4.2.1
FEED-FORWARD
LERNEN
.
136
4.2.2
BACKPROPAGATION
.
137
4.2.3
MASCHINELLES
LERNEN
ODER
DIE
VORGEHENSWEISE
BEIM
ANLERNEN
VON
NEU
RONALEN
NETZWERKEN
.
138
4.3
TRAINING
UND
INFERENZ
.
139
4.3.1
PROMINENTE
DNNS
AUF
DER
ILSVRC
.
141
4.4
HARDWARE
FUER
EINGEBETTETE
KL-SYSTEME
.
144
4.4.1
HARDWARE-KATEGORIEN
FUER
EINGEBETTETE
KL-SYSTEME
.
144
4.4.2
OPTIMIERUNG
VON
NEURONALEN
NETZEN
.
144
4.4.3
COMPUTER-RECHENLEISTUNG
ZUM
ANLERNEN
VON
NEURONALEN
NETZEN
.
144
4.4.4
REDUZIERUNG
DER
KOMPLEXITAET
VON
DNNS
.
146
4.4.5
HARDWARE-ARCHITEKTUREN
FUER
DNN-RECHENBESCHLEUNIGER
.
151
4.4.6
EINE
KLASSISCHE
ANWENDUNG
VON
KI:
AUTONOMES
FAHREN
.
154
4.4.7
DIE
ELEKTRIK/ELEKTRONIK-ARCHITEKTUR
.
155
4.4.8
DAS
ELEKTRONISCHE
STEUERSYSTEM
.
156
4.4.9
AUTONOMES
FAHREN:
BEISPIEL
FUER
DIE
IMPLEMENTIERUNG
.
158
4.4.10
ELEKTRONIK-HARDWARE
FUER
KL-SYSTEME
.
159
4.4.11
EIN
YYALWAYS
ON
KWS-SYSTEM
"
:
ULTRATRAIL
.
162
4.5
ZUSAMMENFASSUNG
.
165
5
BESCHREIBUNGSSPRACHEN
FUER
DEN
SYSTEMENTWURF
167
5.1
VHDL
-
EINE
HARDWARE-BESCHREIBUNGSSPRACHE
.
168
5.1.1
GRUNDLEGENDER
AUFBAU
.
170
5.1.2
DAS
SPRACHKONZEPT
.
173
5.1.3
DIE
SCHALTUNGSBESCHREIBUNG
.
174
5.1.4
SIGNALE
UND
DATENTYPEN
.
178
5.1.5
ZUWEISUNGEN
UND
DIE
NEUNWERTIGE
STANDARD
LOGIK
.
182
5.1.6
OPERATIONEN
.
185
5.1.7
DIE
EVENTGESTEUERTE
VHDL-SIMULATION
UND
DER
DELTA-ZYKLUS
.
187
5.1.8
DER
VHDL-PROZESS
.
190
5.1.9
BEISPIELE
EINFACHER
PROZESSBESCHREIBUNGEN
.
.'
.
194
5.1.10
GENERISCHE
KOMPONENTEN
MIT
GROESSEREN
DATENBREITEN
.
198
5.1.11
KONFIGURATIONSANWEISUNGEN
.
202
5.1.12
DER
VHDL-PROZESS
ALS
BESCHREIBUNG
FUER
SCHALTWERKE
.
203
5.1.13
BEISPIEL
EINES
SIMULATIONSTREIBERS
IN
VHDL
.
208
5.1.14
VHDL-ATTRIBUTE
.
210
5.1.15
UNTERPROGRAMME
UND
PACKAGES
.
212
5.1.16
TYP-KONVERTIERUNGEN
.
215
XII
INHALTSVERZEICHNIS
5.1.17
DIE
ASSERT-ANWEISUNG
.
218
5.1.18
SIMULATIONSBEISPIEL
FUER
EIN
ZWEIPROZESSORSYSTEM
.
218
5.1.19
ENTWURF
ENERGIESPARSAMER
HARDWARESYSTEME
MIT
VHDL
.
223
5.1.20
IMPLEMENTIERUNG
VON
POWER
GATING
MIT
UPF
UND
VHDL
.
224
5.1.21
ZUSAMMENFASSUNG
.
225
5.2
DIE
SYSTEM-BESCHREIBUNGSSPRACHE
SYSTEMC
.
225
5.2.1
GRUNDLAGEN
VON
SYSTEMC
.
227
5.2.2
BEISPIEL
EINES
SYSTEMC-MODULS
.
230
5.2.3
SIMULATIONSSEMANTIK
.
239
5.2.4
TRANSACTION-LEVEL-MODELLIERUNG
MIT
SYSTEMC
.
240
5.2.5
RTL-MODELLIERUNG
MIT
SYSTEMC
.
241
5.2.6
ZUSAMMENFASSUNG
.
242
6
EINGEBETTETE
SOFTWARE
243
6.1
BETRIEBSSYSTEME
.
243
6.1.1
WANN
KANN
AUF
EIN
BETRIEBSSYSTEM
VERZICHTET
WERDEN?
.
243
6.1.2
KONZEPTE
VON
BETRIEBSSYSTEMEN
.
246
6.1.3
PROZESSE
.
246
6.1.4
AUFGABEN
UND
SCHICHTENMODELL
EINES
BETRIEBSSYSTEMS
.
249
6.1.5
ARTEN
VON
BETRIEBSSYSTEMEN
.
251
6.1.6
STRUKTUREN
VON
BETRIEBSSYSTEMEN
.
252
6.1.7
ECHTZEITBETRIEBSSYSTEME
UND
ECHTZEITSYSTEME
.
254
6.1.8
ZEITABLAUFPLANUNG
IN
ECHTZEITBETRIEBSSYSTEMEN
.
255
6.1.9
PRIORITAETSUMKEHR
.
260
6.1.10
PRIORITAETSVERERBUNG
.
261
6.1.11
BETRIEBSSYSTEM-BEISPIELE
FUER
EINGEBETTETE
SYSTEME
.
262
6.2
COMPILER
.
265
6.3
PROGRAMM-OPTIMIERUNGEN
.
266
6.3.1
PROGRAMM-OPTIMIERUNG
AUF
HOEHERER
EBENE
.
266
6.3.2
MINIMIERUNG
DES
ENERGIEBEDARFS
IN
PROGRAMMEN
.
268
6.3.3
OPTIMIERUNG
DER
PROGRAMMGROESSE
.
269
6.4
PERFORMANZABSCHAETZUNGEN
UND
ZEITVERHALTEN
(TIMING
ANALYSE)
.
270
6.4.1
TLM-BASIERTE
PERFORMANZ-ABSCHAETZUNG
.
270
6.4.2
PERFORMANZ-ABSCHAETZUNG
AUS
COMPILER-OPTIMIERTEM
MASCHINENCODE
.
273
6.5
SOFTWARE-SYNTHESE
.
282
6.5.1
HERAUSFORDERUNGEN
DER
SOFTWARE-ENTWICKLUNG
.
282
6.5.2
SOFTWARE-SYNTHESE
VON
EINGEBETTETEN
SYSTEMEN
.
283
6.5.3
CODE-GENERIERUNG
IN
DER
SOFTWARE-SYNTHESE
.
285
6.6
ZUSAMMENFASSUNG
.
290
INHALTSVERZEICHNIS
XIII
7
HARDWARE-SYNTHESE
291
7.1
SYNTHESE
AUF
VERSCHIEDENEN
ABSTRAKTIONSEBENEN
.
291
7.2
SYNTHESE
AUF
SYSTEMEBENE
NACH
GAJSKI
.
292
7.3
HIGH-LEVEL-SYNTHESE
.
297
7.3.1
DIE
WESENTLICHEN
SCHRITTE
DER
HIGH-LEVEL-SYNTHESE
.
303
7.3.2
ALLOKIERUNG
.
304
7.3.3
ZEITABLAUFPLANUNG
(SCHEDULING)
.
306
7.3.4
RESSOURCEN-BINDUNG
.
328
7.3.5
STEUERWERKSYNTHESE
.
342
7.4
REGISTER-TRANSFER
UND
LOGIKSYNTHESE
.
345
7.4.1
ELABORATION
.
346
7.4.2
OPTIMIERUNG
ARITHMETISCHER
TEILNETZE
.
348
7.4.3
LOGIKSYNTHESE
UND
TECHNOLOGIEABBILDUNG
.
352
7.5
ZUSAMMENFASSUNG
.
359
8
VERIFIKATION,
SIMULATION
UND
TEST
361
8.1
VERIFIKATION
SIMULATION
UND
VALIDIERUNG
.
361
8.2
SIMULATION
.
362
8.2.1
EINE
SIMULATIONSANORDNUNG
.
362
8.2.2
SIMULATION
AUF
LOGIK
UND
TECHNOLOGIEEBENE
.
364
8.2.3
SOFTWARE-SIMULATION
.
365
8.2.4
DEBUGGING
IN
EINGEBETTETEN
SYSTEMEN
.
365
8.2.5
SOFTWARE-DEBUGGING
.
365
8.2.6
HARDWARE-DEBUGGING
.
366
8.3
FORMALE
VERIFIKATION
.
368
8.3.1
AUSSAGEN-LOGIK
.
369
8.3.2
PRAEDIKATENLOGIK
ERSTER
ORDNUNG:
FOL
.
370
8.3.3
MODEL
CHECKING
.
370
8.3.4
HIGHER
ORDER
LOGIC
.
371
8.4
WERKZEUGE
FUER
MODELLIERUNG
UND
SIMULATION
.
371
8.5
TEST
.
373
8.5.1
BEGRIFFSBESTIMMUNGEN,
AUSBEUTE,
BLACK-BOX
UND
WHITE-BOX-TEST
.
374
8.5.2
EIN
KLASSISCHES
FEHLERMODELL
IN
DER
CHIPPRODUKTION
.
377
8.5.3
TESTMUSTER
.
378
8.5.4
JTAG
BOUNDARY-SCAN
.
.
.
378
8.6
ZUSAMMENFASSUNG
.
380
9
MIKROPROZESSOR-GRUNDLAGEN:
VOM
MP
ZUM
SOC
381
9.1
EVOLUTION
DER
MIKROPROZESSOREN
.
381
9.2
MIKROPROZESSOREN
IN
EINGEBETTETEN
SYSTEMEN
.
382
9.2.1
MIKROPROZESSOR-ARCHITEKTUREN
.
383
XIV
INHALTSVERZEICHNIS
9.2.2
EIN
UND
AUSGABE
DURCH
BEFEHLE
UND
INTERRUPTS
.
388
9.2.3
SPEICHER-SYSTEME
.
390
9.2.4
WOZU
BRAUCHEN
WIR
CACHES?
.
391
9.2.5
HAUPTSPEICHER
.
395
9.2.6
FESTWERTSPEICHER
(ROM)
.
397
9.2.7
BEFEHLS-VERARBEITUNGSMETHODEN
UND
PIPELINING
.
398
9.2.8
PERFORMANZ
.
402
9.2.9
LEISTUNGSAUFNAHME-STEUERUNG
(POWER
MANAGEMENT)
.
403
9.2.10
EIN-AUSGABE-GERAETE
UND
SCHNITTSTELLEN
.
405
9.3
MIKROCONTROLLER
.
407
9.3.1
NIEDRIGPREIS-MIKROCONTROLLER
.
407
9.3.2
MIKROCONTROLLER
HOEHERER
LEISTUNG
.
408
9.4
MULTI-CORE
UND
MEHRPROZESSORSYSTEME
.
408
9.5
MIKROPROZESSOR-FAMILIEN
.
410
9.6
ZUSAMMENFASSUNG
.
419
10
KOMMUNIKATION
UND
NETZWERKE
421
10.1
DAS
ISO-OSI-REFERENZMODELL
.
421
10.2
DER
PARALLELE
BUS
.
424
10.2.1
SCHEMA
EINES
BUSTREIBERS
.
425
10.2.2
BUS-KOMMUNIKATION
.
427
10.2.3
BUS-ZEITABLAUFPLAENE
.
427
10.2.4
MULTIPROZESSOR
UND
MULTIBUS-SYSTEME
.
431
10.2.5
BEKANNTE
BUS-PROTOKOLLE
.
433
10.2.6
AMBA-BUS-SYSTEME
.
433
10.3
NETZWERKE
.
441
10.3.1
KOMMUNIKATIONSMODI
.
442
10.3.2
NETZWERK-TOPOLOGIEN
.
442
10.3.3
DATENFORMATIERUNG
.
444
10.4
BUSAEHNLICHE
NETZWERKE
ODER
SERIELLE
BUSSE
.
445
10.4.1
DER
/
2
C-BUS
.
447
10.4.2
PROFIBUS
(PROCESS
FIELD
BUS)
.
449
10.4.3
PCI
EXPRESS
.
451
10.4.4
INFINIBAND
.
451
10.4.5
ETHERNET
.
452
10.4.6
INTERNET
.
453
10.5
BUSSYSTEME
IM
KRAFTFAHRZEUG
.
453
10.5.1
DER
CAN-BUS
.
455
10.5.2
FLEXRAY,
LIN
UND
MOST
.
461
10.5.3
AUTOMOTIVE
ETHERNET
.
464
10.5.4
ZUSAMMENFASSUNG:
BUSSYSTEME
IM
KRAFTFAHRZEUG
.
466
10.6
SYNCHRONISIERUNG
.
467
INHALTSVERZEICHNIS
XV
10.6.1
KOMMUNIKATIONSPRIMITIVE
.
467
10.6.2
SYNCHRONISIERUNG
VON
PROZESSORELEMENTEN
.
469
10.7
SENSORNETZWERKE
.
471
10.7.1
DRAHTLOSE
SENSORNETZWERKE
.
471
10.7.2
EINSATZ
VON
SENSORNETZWERKEN,
TOPOLOGIE
.
473
10.7.3
KOMMUNIKATION
IM
SENSORNETZWERK
.
474
10.7.4
DER
SENSORKNOTEN
.
483
10.7.5
BEISPIELE
VON
SENSORKNOTEN
.
485
10.7.6
KOMMUNIKATIONSSTANDARDS
FUER
DRAHTLOSE
NETZWERKE
.
487
10.8
ZUSAMMENFASSUNG
.
489
LITERATURVERZEICHNIS
491
INDEX
507 |
| any_adam_object | 1 |
| any_adam_object_boolean | 1 |
| author | Bringmann, Oliver 1971- Lange, Walter Bogdan, Martin 1964- |
| author_GND | (DE-588)124487602 (DE-588)1033733857 (DE-588)12073768X |
| author_facet | Bringmann, Oliver 1971- Lange, Walter Bogdan, Martin 1964- |
| author_role | aut aut aut |
| author_sort | Bringmann, Oliver 1971- |
| author_variant | o b ob w l wl m b mb |
| building | Verbundindex |
| bvnumber | BV047658759 |
| classification_rvk | ST 153 ZN 4904 |
| ctrlnum | (OCoLC)1296296907 (DE-599)DNB1241906742 |
| discipline | Informatik Elektrotechnik / Elektronik / Nachrichtentechnik |
| discipline_str_mv | Informatik |
| edition | 4., überarbeitete Auflage |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a22000008c 4500</leader><controlfield tag="001">BV047658759</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20240510</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">220104s2022 gw a||| |||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">21,N39</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1241906742</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783110702057</subfield><subfield code="c">: EUR 49.95 (DE), EUR 49.95 (AT)</subfield><subfield code="9">978-3-11-070205-7</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783110702057</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)1296296907</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB1241906742</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-BE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-29T</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-1050</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-1049</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-1102</subfield><subfield code="a">DE-B768</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-703</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 153</subfield><subfield code="0">(DE-625)143597:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4904</subfield><subfield code="0">(DE-625)157419:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="8">1\p</subfield><subfield code="a">004</subfield><subfield code="2">23sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Bringmann, Oliver</subfield><subfield code="d">1971-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)124487602</subfield><subfield code="4">aut</subfield></datafield><datafield tag="240" ind1="1" ind2="0"><subfield code="a">Entwurf und Synthese von Eingebetteten Systhemen [Systemen]</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Eingebettete Systeme</subfield><subfield code="b">Entwurf, Synthese und Edge AI</subfield><subfield code="c">Oliver Bringmann, Walter Lange, Martin Bogdan</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">4., überarbeitete Auflage</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin ; Boston</subfield><subfield code="b">De Gruyter Oldenbourg</subfield><subfield code="c">[2022]</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XV, 518 Seiten</subfield><subfield code="b">Illustrationen, Diagramme</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">De Gruyter Studium</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Technische Informatik</subfield><subfield code="0">(DE-588)4196734-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Elektrotechnik</subfield><subfield code="0">(DE-588)4014390-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Personal Computer</subfield><subfield code="0">(DE-588)4115533-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Eingebettetes System</subfield><subfield code="0">(DE-588)4396978-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Eingebettete Systeme</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Embedded systems</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Hardware</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Software</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Synthese</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">TB: Textbook</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">hardware</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">software</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">synthesis</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Elektrotechnik</subfield><subfield code="0">(DE-588)4014390-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Eingebettetes System</subfield><subfield code="0">(DE-588)4396978-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Technische Informatik</subfield><subfield code="0">(DE-588)4196734-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Personal Computer</subfield><subfield code="0">(DE-588)4115533-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Eingebettetes System</subfield><subfield code="0">(DE-588)4396978-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Lange, Walter</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1033733857</subfield><subfield code="4">aut</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Bogdan, Martin</subfield><subfield code="d">1964-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)12073768X</subfield><subfield code="4">aut</subfield></datafield><datafield tag="710" ind1="2" ind2=" "><subfield code="a">De Gruyter Oldenbourg</subfield><subfield code="0">(DE-588)1065492103</subfield><subfield code="4">pbl</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe, PDF</subfield><subfield code="z">978-3-11-070206-4</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe, EPUB</subfield><subfield code="z">978-3-11-070313-9</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">X:MVB</subfield><subfield code="u">https://www.degruyter.com/isbn/9783110702057</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=033043629&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">vlb</subfield><subfield code="d">20210925</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#vlb</subfield></datafield></record></collection> |
| id | DE-604.BV047658759 |
| illustrated | Illustrated |
| index_date | 2024-07-03T18:51:54Z |
| indexdate | 2024-07-20T03:20:55Z |
| institution | BVB |
| institution_GND | (DE-588)1065492103 |
| isbn | 9783110702057 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-033043629 |
| oclc_num | 1296296907 |
| open_access_boolean | |
| owner | DE-29T DE-860 DE-1050 DE-20 DE-706 DE-1049 DE-634 DE-1102 DE-B768 DE-739 DE-523 DE-1051 DE-703 |
| owner_facet | DE-29T DE-860 DE-1050 DE-20 DE-706 DE-1049 DE-634 DE-1102 DE-B768 DE-739 DE-523 DE-1051 DE-703 |
| physical | XV, 518 Seiten Illustrationen, Diagramme |
| publishDate | 2022 |
| publishDateSearch | 2022 |
| publishDateSort | 2022 |
| publisher | De Gruyter Oldenbourg |
| record_format | marc |
| series2 | De Gruyter Studium |
| spelling | Bringmann, Oliver 1971- Verfasser (DE-588)124487602 aut Entwurf und Synthese von Eingebetteten Systhemen [Systemen] Eingebettete Systeme Entwurf, Synthese und Edge AI Oliver Bringmann, Walter Lange, Martin Bogdan 4., überarbeitete Auflage Berlin ; Boston De Gruyter Oldenbourg [2022] XV, 518 Seiten Illustrationen, Diagramme txt rdacontent n rdamedia nc rdacarrier De Gruyter Studium Technische Informatik (DE-588)4196734-3 gnd rswk-swf Elektrotechnik (DE-588)4014390-9 gnd rswk-swf Personal Computer (DE-588)4115533-6 gnd rswk-swf Computerarchitektur (DE-588)4048717-9 gnd rswk-swf Eingebettetes System (DE-588)4396978-1 gnd rswk-swf Logiksynthese (DE-588)4348178-4 gnd rswk-swf Systementwurf (DE-588)4261480-6 gnd rswk-swf Eingebettete Systeme Embedded systems Hardware Software Synthese TB: Textbook hardware software synthesis Elektrotechnik (DE-588)4014390-9 s Eingebettetes System (DE-588)4396978-1 s Computerarchitektur (DE-588)4048717-9 s Technische Informatik (DE-588)4196734-3 s Personal Computer (DE-588)4115533-6 s DE-604 Systementwurf (DE-588)4261480-6 s Logiksynthese (DE-588)4348178-4 s Lange, Walter Verfasser (DE-588)1033733857 aut Bogdan, Martin 1964- Verfasser (DE-588)12073768X aut De Gruyter Oldenbourg (DE-588)1065492103 pbl Erscheint auch als Online-Ausgabe, PDF 978-3-11-070206-4 Erscheint auch als Online-Ausgabe, EPUB 978-3-11-070313-9 X:MVB https://www.degruyter.com/isbn/9783110702057 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=033043629&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis 1\p vlb 20210925 DE-101 https://d-nb.info/provenance/plan#vlb |
| spellingShingle | Bringmann, Oliver 1971- Lange, Walter Bogdan, Martin 1964- Eingebettete Systeme Entwurf, Synthese und Edge AI Technische Informatik (DE-588)4196734-3 gnd Elektrotechnik (DE-588)4014390-9 gnd Personal Computer (DE-588)4115533-6 gnd Computerarchitektur (DE-588)4048717-9 gnd Eingebettetes System (DE-588)4396978-1 gnd Logiksynthese (DE-588)4348178-4 gnd Systementwurf (DE-588)4261480-6 gnd |
| subject_GND | (DE-588)4196734-3 (DE-588)4014390-9 (DE-588)4115533-6 (DE-588)4048717-9 (DE-588)4396978-1 (DE-588)4348178-4 (DE-588)4261480-6 |
| title | Eingebettete Systeme Entwurf, Synthese und Edge AI |
| title_alt | Entwurf und Synthese von Eingebetteten Systhemen [Systemen] |
| title_auth | Eingebettete Systeme Entwurf, Synthese und Edge AI |
| title_exact_search | Eingebettete Systeme Entwurf, Synthese und Edge AI |
| title_exact_search_txtP | Eingebettete Systeme Entwurf, Synthese und Edge AI |
| title_full | Eingebettete Systeme Entwurf, Synthese und Edge AI Oliver Bringmann, Walter Lange, Martin Bogdan |
| title_fullStr | Eingebettete Systeme Entwurf, Synthese und Edge AI Oliver Bringmann, Walter Lange, Martin Bogdan |
| title_full_unstemmed | Eingebettete Systeme Entwurf, Synthese und Edge AI Oliver Bringmann, Walter Lange, Martin Bogdan |
| title_short | Eingebettete Systeme |
| title_sort | eingebettete systeme entwurf synthese und edge ai |
| title_sub | Entwurf, Synthese und Edge AI |
| topic | Technische Informatik (DE-588)4196734-3 gnd Elektrotechnik (DE-588)4014390-9 gnd Personal Computer (DE-588)4115533-6 gnd Computerarchitektur (DE-588)4048717-9 gnd Eingebettetes System (DE-588)4396978-1 gnd Logiksynthese (DE-588)4348178-4 gnd Systementwurf (DE-588)4261480-6 gnd |
| topic_facet | Technische Informatik Elektrotechnik Personal Computer Computerarchitektur Eingebettetes System Logiksynthese Systementwurf |
| url | https://www.degruyter.com/isbn/9783110702057 http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=033043629&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT bringmannoliver entwurfundsynthesevoneingebettetensysthemensystemen AT langewalter entwurfundsynthesevoneingebettetensysthemensystemen AT bogdanmartin entwurfundsynthesevoneingebettetensysthemensystemen AT degruyteroldenbourg entwurfundsynthesevoneingebettetensysthemensystemen AT bringmannoliver eingebettetesystemeentwurfsyntheseundedgeai AT langewalter eingebettetesystemeentwurfsyntheseundedgeai AT bogdanmartin eingebettetesystemeentwurfsyntheseundedgeai AT degruyteroldenbourg eingebettetesystemeentwurfsyntheseundedgeai |