Entwicklung Eingebetteter Systeme: Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene
Saved in:
| Main Author: | |
|---|---|
| Format: | Book |
| Language: | German |
| Published: |
Wiesbaden
Springer Fachmedien Wiesbaden GmbH
2020
Springer Vieweg 2020 |
| Edition: | 2., aktualisierte u. erw. Auflage 2020 |
| Subjects: | |
| Online Access: | Inhaltstext http://www.springer.com/ Buchcover Inhaltsverzeichnis |
| Physical Description: | XVI, 320 Seiten in 1 Teil 130 Illustrationen 24 cm x 16.8 cm |
| ISBN: | 9783658305482 3658305487 |
Staff View
MARC
| LEADER | 00000nam a22000008c 4500 | ||
|---|---|---|---|
| 001 | BV046936055 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | t | ||
| 008 | 201012s2020 gw a||| |||| 00||| ger d | ||
| 015 | |a 20,N20 |2 dnb | ||
| 016 | 7 | |a 1209617765 |2 DE-101 | |
| 020 | |a 9783658305482 |c Festeinband : circa EUR 37.99 (DE), circa EUR 39.06 (AT), circa CHF 42.00 (freier Preis) |9 978-3-658-30548-2 | ||
| 020 | |a 3658305487 |9 3-658-30548-7 | ||
| 024 | 3 | |a 9783658305482 | |
| 028 | 5 | 2 | |a Bestellnummer: 978-3-658-30548-2 |
| 028 | 5 | 2 | |a Bestellnummer: 86395931 |
| 035 | |a (DE-599)DNB1209617765 | ||
| 040 | |a DE-604 |b ger |e rda | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE-HE | ||
| 049 | |a DE-Aug4 | ||
| 084 | |a 621.3 |2 sdnb | ||
| 100 | 1 | |a Gessler, Ralf |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Entwicklung Eingebetteter Systeme |b Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene |c Ralf Gessler |
| 250 | |a 2., aktualisierte u. erw. Auflage 2020 | ||
| 263 | |a 202009 | ||
| 264 | 1 | |a Wiesbaden |b Springer Fachmedien Wiesbaden GmbH |c 2020 | |
| 264 | 1 | |b Springer Vieweg |c 2020 | |
| 300 | |a XVI, 320 Seiten in 1 Teil |b 130 Illustrationen |c 24 cm x 16.8 cm | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 650 | 0 | 7 | |a Softwareentwicklung |0 (DE-588)4116522-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Elektrotechnik |0 (DE-588)4014390-9 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Automatisierungstechnik |0 (DE-588)4194567-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Eingebettetes System |0 (DE-588)4396978-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Systementwicklung |0 (DE-588)4126945-7 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Mikroprozessor |0 (DE-588)4039232-6 |2 gnd |9 rswk-swf |
| 653 | |a Software | ||
| 653 | |a FPGA | ||
| 653 | |a Informationstechnik | ||
| 653 | |a Robotik | ||
| 653 | |a System | ||
| 653 | |a Hybrid | ||
| 653 | |a Hardware | ||
| 653 | |a Automation | ||
| 653 | |a Halbleiter | ||
| 653 | |a Schaltkreis | ||
| 653 | |a Funk | ||
| 653 | |a Industrie 4.0 | ||
| 653 | |a ASIC | ||
| 653 | |a DSP | ||
| 653 | |a Elektrotechnik | ||
| 653 | |a Automatisierungstechnik | ||
| 653 | |a Automation | ||
| 653 | |a Elektronik | ||
| 689 | 0 | 0 | |a Eingebettetes System |0 (DE-588)4396978-1 |D s |
| 689 | 0 | 1 | |a Systementwicklung |0 (DE-588)4126945-7 |D s |
| 689 | 0 | 2 | |a Softwareentwicklung |0 (DE-588)4116522-6 |D s |
| 689 | 0 | 3 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 0 | 4 | |a Mikroprozessor |0 (DE-588)4039232-6 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Eingebettetes System |0 (DE-588)4396978-1 |D s |
| 689 | 1 | 1 | |a Automatisierungstechnik |0 (DE-588)4194567-0 |D s |
| 689 | 1 | 2 | |a Elektrotechnik |0 (DE-588)4014390-9 |D s |
| 689 | 1 | |5 DE-604 | |
| 710 | 2 | |a Springer Fachmedien Wiesbaden |0 (DE-588)1043386068 |4 pbl | |
| 776 | 0 | 8 | |i Erscheint auch als |n Online-Ausgabe |z 9783658305499 |
| 780 | 0 | 0 | |i Vorangegangen ist |z 9783834813176 |
| 856 | 4 | 2 | |m X:MVB |q text/html |u http://deposit.dnb.de/cgi-bin/dokserv?id=4f3df0941269480583561efc9162dc4f&prov=M&dok_var=1&dok_ext=htm |3 Inhaltstext |
| 856 | 4 | 2 | |m X:MVB |u http://www.springer.com/ |
| 856 | 4 | 2 | |m SWB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=032344874&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Buchcover |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=032344874&sequence=000002&line_number=0002&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-032344874 | ||
Record in the Search Index
| _version_ | 1804181834519543808 |
|---|---|
| adam_text | INHALTSVERZEICHNIS
VORWORT
V
ABKUERZUNGSVERZEICHNIS
XI
1
EINLEITUNG
1
2
EINGEBETTETE
SYSTEME
7
2.1
DEFINITION
....................................................................................
7
2.2
ENTWICKLUNG
.................................................................................
9
2.2.1
SOFTWARE-ENTWICKLUNG
.....................................................
13
2.2.2
RECHNERARCHITEKTUREN
.....................................................
13
2.2.3
RECHENBAUSTEIN
UND
HARDWARE-TECHNOLOGIE
................
15
2.2.4
RECHENMASCHINE
...........................................................
17
2.3
LOESUNGSRAUM
..............................................................................
18
2.3.1
ENERGIEVERBRAUCH
...........................................................
23
2.3.2
ECHTZEIT-DATENVERARBEITUNG
.........................................
27
2.4
ABGRENZUNG
.................................................................................
30
2.4.1
DIGITALE
SYSTEME
...........................................................
32
2.4.2
DIGITALE
SCHALTUNGSTECHNIK
............................................
35
2.4.3
DIGITALE
SIGNALVERARBEITUNG
............................................
37
3
RECHENMASCHINEN
43
3.1
UEBERSICHT
RECHENMASCHINEN
.....................................................
43
3.2
MIKROPROZESSOREN
........................................................................
46
3.2.1
GRUNDLEGENDE
FUNKTIONSWEISE ......................................
47
3.2.2
SCHNITTSTELLE
ZWISCHEN
HARDWARE
UND
SOFTWARE
....
57
3.2.3
ARTEN
..............................................................................
58
3.2.4
DIGITALE
SIGNALPROZESSOREN
............................................
61
3.3
FPGA
...........................................................................................
68
3.3.1
EINORDNUNG
SCHALTKREISE
...............................................
69
3.3.2
PLD-ARCHITEKTUREN
........................................................
71
4
GRUNDLAGEN
HARDWARE-ARCHITEKTUREN
81
4.1
EINLEITUNG
....................................................................................
81
4.2
ENERGIEEFFIZIENZ
...........................................................................
82
4.2.1
LEISTUNGSAUFNAHME
INTEGRIERTE
SCHALTUNGEN
.................
83
4.2.2
FALLSTUDIE
........................................................................
84
VII
4.3
PARALLELITAETS-EBENEN
.....................................................................
87
4.4
SYSTEME
........................................................................................
90
4.4.1
SYSTEM-ON-CHIP
..............................................................
91
4.4.2
IP-CORES
...........................................................................
92
5
EINGEBETTETE
ARCHITEKTUREN:
ARM
97
5.1
EINLEITUNG
....................................................................................
97
5.2
UEBERBLICK:
ARCHITEKTUREN
...........................................................
98
5.3
SYSTEM-ENTWICKLUNG
.....................................................................
101
5.4
ENTWICKLUNGS-WERKZEUGE
...........................................................
101
5.5
VERGLEICH
ARM-SYSTEME
...........................................................
103
6
HARDWARE-SOFTWARE-CODESIGN
105
6.1
EINLEITUNG
....................................................................................
105
6.2
HARDWARE
....................................................................................
106
6.3
SOFTWARE
.......................................................................................
109
6.3.1
WERKZEUG
SDSOC
...........................................................
110
6.3.2
WERKZEUG
SDACCEL
........................................................
112
6.3.3
SYSTEM-EBENE:
MODELLBASIERTE
ENTWICKLUNG
................
115
6.3.4
PYNQ
..............................................................................
116
7
EINGEBETTETE
BETRIEBSSYSTEME
119
8
ENTWICKLUNGS-
PROZESSE
123
8.1
ABGRENZUNG
.................................................................................
123
8.1.1
PROJEKTMANAGEMENT
.....................................................
124
8.1.2
QUALITAETSMANAGEMENT
..................................................
125
8.1.3
KONFIGURATIONSMANAGEMENT
............................................
125
8.1.4
PHASEN
...........................................................................
126
8.2
PROZESS-MODELLE
...........................................................................
131
8.2.1
WASSERFALL-MODELL
...........................................................
132
8.2.2
V-MODELL
........................................................................
133
8.2.3
EVOLUTIONAERE
MODELLE
.....................................................
135
8.2.4
PROTOTYPEN-MODELL
........................................................
136
8.2.5
KOMPONENTENBASIERTES
MODELL
.....................................
137
8.2.6
WEITERE
MODELLE
...........................................................
138
8.2.7
SCHNELLE
SOFTWARE-ENTWICKLUNG
.....................................
141
9
ENTWURF
AUF
SYSTEMEBENE
143
9.1
METHODEN
.....................................................................................
143
9.1.1
ABSTRAHIERUNG
UND
STRUKTURIERUNG
...............................
144
9.1.2
PARALLELITAETS-EBENEN
........................................................
148
9.1.3
KREATIVITAET
.....................................................................
151
VIII
9.2
MODELLE
.......................................................................................
152
9.2.1
EBENEN
...........................................................................
152
9.2.2
EIGENSCHAFTEN
..................................................................
155
9.2.3
VERHALTENBASIERT
..............................................................
156
9.2.4
KONTROLLFLUSSBASIERT
........................................................
161
9.2.5
STRUKTURBASIERT
..............................................................
165
9.2.6
DATENFLUSSBASIERT
...........................................................
166
9.2.7
LOGIKBASIERT
.....................................................................
168
9.2.8
PROJEKTBASIERT
.................................................................
181
9.3
MODELLIERUNGSSPRACHE
UML
..........................................................
182
9.3.1
MODELLE
...........................................................................
183
9.3.2
FALLSTUDIE
*ULMER
ZUCKERUHR
*
.........................................
187
9.3.3
VERGLEICH
........................................................................
193
10
IMPLEMENTIERUNG
199
10.1
SPRACHEN
.......................................................................................
199
10.1.1
C/C++
...........................................................................
201
10.1.2
C-BASIERTE
HARDWARE-BESCHREIBUNG
...............................
204
10.1.3
VHDL
..............................................................................
209
10.1.4
VERILOG
...........................................................................
219
10.2
WERKZEUGE
....................................................................................
222
10.2.1
MATLAB/SIMULINK
...........................................................
223
10.2.2
MATLAB/SIMULINK
UND
EMBEDDED
CODER
......................
224
10.2.3
MATLAB/SIMULINK
UND
SYSTEM
GENERATOR
...................
225
10.2.4
HDL
CODER
.....................................................................
229
11
TEST
231
11.1
EINFUEHRUNG
....................................................................................
231
11.2
ABLAUF
..........................................................................................
233
11.3
TEST-FAELLE
....................................................................................
240
11.3.1
UEBERBLICK
........................................................................
240
11.3.2
STRUKTURELLE
TESTS
...........................................................
241
11.3.3
FUNKTIONALE
TESTS
...........................................................
243
11.4
WERKZEUGE
....................................................................................
247
11.5
TESTFREUNDLICHER
ENTWURF
...........................................................
250
12
ZAHLENSYSTEME
UND
ARITHMETIK
253
12.1
ZAHLENSYSTEME
..............................................................................
253
12.1.1
NATUERLICHE
UND
GANZE
ZAHLEN
........................................
253
12.1.2
REELLE
ZAHLEN
.................................................................
257
12.2
ARITHMETIK
....................................................................................
262
12.2.1
GANZE
ZAHLEN
.................................................................
262
12.2.2
REELLE
ZAHLEN
.................................................................
266
IX
12.2.3
IMPLEMENTIERUNG
VON
STANDARDFUNKTIONEN
...................
270
13
AUSWAHLKRITERIEN
273
13.1
RANDBEDINGUNGEN
........................................................................
273
13.2
METHODEN
ZUR
LEISTUNGSBEWERTUNG
............................................
274
13.3
MASSZAHLEN
....................................................................................
274
13.3.1
ALLGEMEINE
MASSZAHLEN
..................................................
274
13.3.2
SPEZIFISCHE
MIKROPROZESSOR-MASSZAHLEN
.........................
278
13.3.3
DISKUSSION
........................................................................
280
13.4
BENCHMARKS
.................................................................................
281
14
VERGLEICHENDE
ENTWICKLUNG
287
14.1
HARDWARE
....................................................................................
287
14.1.1
RECHNERARCHITEKTUR
........................................................
288
14.1.2
RECHENMASCHINEN
...........................................................
290
14.2
SOFTWARE
.......................................................................................
293
14.2.1
IMPLEMENTIERUNGSPROZESS
...............................................
293
14.2.2
GRUNDELEMENTE
..............................................................
304
15
FALLSTUDIEN
319
15.1
EINLEITUNG
....................................................................................
319
15.2
DIGITALE
FILTER
..............................................................................
319
15.3 NEURONALE
NETZE
...........................................................................
323
15.3.1
ENTWICKLUNG
.....................................................................
324
15.3.2
UEBUNGEN
........................................................................
326
15.4
UEBUNGEN
.......................................................................................
328
16
TRENDS
339
16.1
DIGITALISIERUNG
UND
INDUSTRIE
4.0
...............................................
339
16.2
KUENSTLICHE
INTELLIGENZ
..................................................................
340
16.3
EDGE-
UND
CLOUD-COMPUTING
.....................................................
341
16.4
ENTWICKLUNG
.................................................................................
342
16.4.1
HARDWARE
........................................................................
343
16.4.2
SOFTWARE
...........................................................................
346
ERRATUM
ZU:
ENTWICKLUNG
EINGEBETTETER
SYSTEME
EL
LITERATURVERZEICHNIS
349
STICHWORTVERZEICHNIS
363
ABBILDUNGSVERZEICHNIS
369
TABELLENVERZEICHNIS
375
|
| adam_txt |
INHALTSVERZEICHNIS
VORWORT
V
ABKUERZUNGSVERZEICHNIS
XI
1
EINLEITUNG
1
2
EINGEBETTETE
SYSTEME
7
2.1
DEFINITION
.
7
2.2
ENTWICKLUNG
.
9
2.2.1
SOFTWARE-ENTWICKLUNG
.
13
2.2.2
RECHNERARCHITEKTUREN
.
13
2.2.3
RECHENBAUSTEIN
UND
HARDWARE-TECHNOLOGIE
.
15
2.2.4
RECHENMASCHINE
.
17
2.3
LOESUNGSRAUM
.
18
2.3.1
ENERGIEVERBRAUCH
.
23
2.3.2
ECHTZEIT-DATENVERARBEITUNG
.
27
2.4
ABGRENZUNG
.
30
2.4.1
DIGITALE
SYSTEME
.
32
2.4.2
DIGITALE
SCHALTUNGSTECHNIK
.
35
2.4.3
DIGITALE
SIGNALVERARBEITUNG
.
37
3
RECHENMASCHINEN
43
3.1
UEBERSICHT
RECHENMASCHINEN
.
43
3.2
MIKROPROZESSOREN
.
46
3.2.1
GRUNDLEGENDE
FUNKTIONSWEISE .
47
3.2.2
SCHNITTSTELLE
ZWISCHEN
HARDWARE
UND
SOFTWARE
.
57
3.2.3
ARTEN
.
58
3.2.4
DIGITALE
SIGNALPROZESSOREN
.
61
3.3
FPGA
.
68
3.3.1
EINORDNUNG
SCHALTKREISE
.
69
3.3.2
PLD-ARCHITEKTUREN
.
71
4
GRUNDLAGEN
HARDWARE-ARCHITEKTUREN
81
4.1
EINLEITUNG
.
81
4.2
ENERGIEEFFIZIENZ
.
82
4.2.1
LEISTUNGSAUFNAHME
INTEGRIERTE
SCHALTUNGEN
.
83
4.2.2
FALLSTUDIE
.
84
VII
4.3
PARALLELITAETS-EBENEN
.
87
4.4
SYSTEME
.
90
4.4.1
SYSTEM-ON-CHIP
.
91
4.4.2
IP-CORES
.
92
5
EINGEBETTETE
ARCHITEKTUREN:
ARM
97
5.1
EINLEITUNG
.
97
5.2
UEBERBLICK:
ARCHITEKTUREN
.
98
5.3
SYSTEM-ENTWICKLUNG
.
101
5.4
ENTWICKLUNGS-WERKZEUGE
.
101
5.5
VERGLEICH
ARM-SYSTEME
.
103
6
HARDWARE-SOFTWARE-CODESIGN
105
6.1
EINLEITUNG
.
105
6.2
HARDWARE
.
106
6.3
SOFTWARE
.
109
6.3.1
WERKZEUG
SDSOC
.
110
6.3.2
WERKZEUG
SDACCEL
.
112
6.3.3
SYSTEM-EBENE:
MODELLBASIERTE
ENTWICKLUNG
.
115
6.3.4
PYNQ
.
116
7
EINGEBETTETE
BETRIEBSSYSTEME
119
8
ENTWICKLUNGS-
PROZESSE
123
8.1
ABGRENZUNG
.
123
8.1.1
PROJEKTMANAGEMENT
.
124
8.1.2
QUALITAETSMANAGEMENT
.
125
8.1.3
KONFIGURATIONSMANAGEMENT
.
125
8.1.4
PHASEN
.
126
8.2
PROZESS-MODELLE
.
131
8.2.1
WASSERFALL-MODELL
.
132
8.2.2
V-MODELL
.
133
8.2.3
EVOLUTIONAERE
MODELLE
.
135
8.2.4
PROTOTYPEN-MODELL
.
136
8.2.5
KOMPONENTENBASIERTES
MODELL
.
137
8.2.6
WEITERE
MODELLE
.
138
8.2.7
SCHNELLE
SOFTWARE-ENTWICKLUNG
.
141
9
ENTWURF
AUF
SYSTEMEBENE
143
9.1
METHODEN
.
143
9.1.1
ABSTRAHIERUNG
UND
STRUKTURIERUNG
.
144
9.1.2
PARALLELITAETS-EBENEN
.
148
9.1.3
KREATIVITAET
.
151
VIII
9.2
MODELLE
.
152
9.2.1
EBENEN
.
152
9.2.2
EIGENSCHAFTEN
.
155
9.2.3
VERHALTENBASIERT
.
156
9.2.4
KONTROLLFLUSSBASIERT
.
161
9.2.5
STRUKTURBASIERT
.
165
9.2.6
DATENFLUSSBASIERT
.
166
9.2.7
LOGIKBASIERT
.
168
9.2.8
PROJEKTBASIERT
.
181
9.3
MODELLIERUNGSSPRACHE
UML
.
182
9.3.1
MODELLE
.
183
9.3.2
FALLSTUDIE
*ULMER
ZUCKERUHR
*
.
187
9.3.3
VERGLEICH
.
193
10
IMPLEMENTIERUNG
199
10.1
SPRACHEN
.
199
10.1.1
C/C++
.
201
10.1.2
C-BASIERTE
HARDWARE-BESCHREIBUNG
.
204
10.1.3
VHDL
.
209
10.1.4
VERILOG
.
219
10.2
WERKZEUGE
.
222
10.2.1
MATLAB/SIMULINK
.
223
10.2.2
MATLAB/SIMULINK
UND
EMBEDDED
CODER
.
224
10.2.3
MATLAB/SIMULINK
UND
SYSTEM
GENERATOR
.
225
10.2.4
HDL
CODER
.
229
11
TEST
231
11.1
EINFUEHRUNG
.
231
11.2
ABLAUF
.
233
11.3
TEST-FAELLE
.
240
11.3.1
UEBERBLICK
.
240
11.3.2
STRUKTURELLE
TESTS
.
241
11.3.3
FUNKTIONALE
TESTS
.
243
11.4
WERKZEUGE
.
247
11.5
TESTFREUNDLICHER
ENTWURF
.
250
12
ZAHLENSYSTEME
UND
ARITHMETIK
253
12.1
ZAHLENSYSTEME
.
253
12.1.1
NATUERLICHE
UND
GANZE
ZAHLEN
.
253
12.1.2
REELLE
ZAHLEN
.
257
12.2
ARITHMETIK
.
262
12.2.1
GANZE
ZAHLEN
.
262
12.2.2
REELLE
ZAHLEN
.
266
IX
12.2.3
IMPLEMENTIERUNG
VON
STANDARDFUNKTIONEN
.
270
13
AUSWAHLKRITERIEN
273
13.1
RANDBEDINGUNGEN
.
273
13.2
METHODEN
ZUR
LEISTUNGSBEWERTUNG
.
274
13.3
MASSZAHLEN
.
274
13.3.1
ALLGEMEINE
MASSZAHLEN
.
274
13.3.2
SPEZIFISCHE
MIKROPROZESSOR-MASSZAHLEN
.
278
13.3.3
DISKUSSION
.
280
13.4
BENCHMARKS
.
281
14
VERGLEICHENDE
ENTWICKLUNG
287
14.1
HARDWARE
.
287
14.1.1
RECHNERARCHITEKTUR
.
288
14.1.2
RECHENMASCHINEN
.
290
14.2
SOFTWARE
.
293
14.2.1
IMPLEMENTIERUNGSPROZESS
.
293
14.2.2
GRUNDELEMENTE
.
304
15
FALLSTUDIEN
319
15.1
EINLEITUNG
.
319
15.2
DIGITALE
FILTER
.
319
15.3 NEURONALE
NETZE
.
323
15.3.1
ENTWICKLUNG
.
324
15.3.2
UEBUNGEN
.
326
15.4
UEBUNGEN
.
328
16
TRENDS
339
16.1
DIGITALISIERUNG
UND
INDUSTRIE
4.0
.
339
16.2
KUENSTLICHE
INTELLIGENZ
.
340
16.3
EDGE-
UND
CLOUD-COMPUTING
.
341
16.4
ENTWICKLUNG
.
342
16.4.1
HARDWARE
.
343
16.4.2
SOFTWARE
.
346
ERRATUM
ZU:
ENTWICKLUNG
EINGEBETTETER
SYSTEME
EL
LITERATURVERZEICHNIS
349
STICHWORTVERZEICHNIS
363
ABBILDUNGSVERZEICHNIS
369
TABELLENVERZEICHNIS
375 |
| any_adam_object | 1 |
| any_adam_object_boolean | 1 |
| author | Gessler, Ralf |
| author_facet | Gessler, Ralf |
| author_role | aut |
| author_sort | Gessler, Ralf |
| author_variant | r g rg |
| building | Verbundindex |
| bvnumber | BV046936055 |
| ctrlnum | (DE-599)DNB1209617765 |
| discipline | Elektrotechnik / Elektronik / Nachrichtentechnik |
| discipline_str_mv | Elektrotechnik / Elektronik / Nachrichtentechnik |
| edition | 2., aktualisierte u. erw. Auflage 2020 |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>03664nam a22008778c 4500</leader><controlfield tag="001">BV046936055</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">201012s2020 gw a||| |||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">20,N20</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1209617765</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783658305482</subfield><subfield code="c">Festeinband : circa EUR 37.99 (DE), circa EUR 39.06 (AT), circa CHF 42.00 (freier Preis)</subfield><subfield code="9">978-3-658-30548-2</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3658305487</subfield><subfield code="9">3-658-30548-7</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783658305482</subfield></datafield><datafield tag="028" ind1="5" ind2="2"><subfield code="a">Bestellnummer: 978-3-658-30548-2</subfield></datafield><datafield tag="028" ind1="5" ind2="2"><subfield code="a">Bestellnummer: 86395931</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB1209617765</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-HE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-Aug4</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">621.3</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Gessler, Ralf</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Entwicklung Eingebetteter Systeme</subfield><subfield code="b">Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene</subfield><subfield code="c">Ralf Gessler</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">2., aktualisierte u. erw. Auflage 2020</subfield></datafield><datafield tag="263" ind1=" " ind2=" "><subfield code="a">202009</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Wiesbaden</subfield><subfield code="b">Springer Fachmedien Wiesbaden GmbH</subfield><subfield code="c">2020</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="b">Springer Vieweg</subfield><subfield code="c">2020</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XVI, 320 Seiten in 1 Teil</subfield><subfield code="b">130 Illustrationen</subfield><subfield code="c">24 cm x 16.8 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Softwareentwicklung</subfield><subfield code="0">(DE-588)4116522-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Elektrotechnik</subfield><subfield code="0">(DE-588)4014390-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Automatisierungstechnik</subfield><subfield code="0">(DE-588)4194567-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Eingebettetes System</subfield><subfield code="0">(DE-588)4396978-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Systementwicklung</subfield><subfield code="0">(DE-588)4126945-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Mikroprozessor</subfield><subfield code="0">(DE-588)4039232-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Software</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">FPGA</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Informationstechnik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Robotik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">System</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Hybrid</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Hardware</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Automation</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Halbleiter</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Schaltkreis</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Funk</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Industrie 4.0</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">ASIC</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">DSP</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Elektrotechnik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Automatisierungstechnik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Automation</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Elektronik</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Eingebettetes System</subfield><subfield code="0">(DE-588)4396978-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Systementwicklung</subfield><subfield code="0">(DE-588)4126945-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Softwareentwicklung</subfield><subfield code="0">(DE-588)4116522-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Mikroprozessor</subfield><subfield code="0">(DE-588)4039232-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Eingebettetes System</subfield><subfield code="0">(DE-588)4396978-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Automatisierungstechnik</subfield><subfield code="0">(DE-588)4194567-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Elektrotechnik</subfield><subfield code="0">(DE-588)4014390-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="710" ind1="2" ind2=" "><subfield code="a">Springer Fachmedien Wiesbaden</subfield><subfield code="0">(DE-588)1043386068</subfield><subfield code="4">pbl</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe</subfield><subfield code="z">9783658305499</subfield></datafield><datafield tag="780" ind1="0" ind2="0"><subfield code="i">Vorangegangen ist</subfield><subfield code="z">9783834813176</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">X:MVB</subfield><subfield code="q">text/html</subfield><subfield code="u">http://deposit.dnb.de/cgi-bin/dokserv?id=4f3df0941269480583561efc9162dc4f&prov=M&dok_var=1&dok_ext=htm</subfield><subfield code="3">Inhaltstext</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">X:MVB</subfield><subfield code="u">http://www.springer.com/</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">SWB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=032344874&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Buchcover</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=032344874&sequence=000002&line_number=0002&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-032344874</subfield></datafield></record></collection> |
| id | DE-604.BV046936055 |
| illustrated | Illustrated |
| index_date | 2024-07-03T15:36:11Z |
| indexdate | 2024-07-10T08:57:57Z |
| institution | BVB |
| institution_GND | (DE-588)1043386068 |
| isbn | 9783658305482 3658305487 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-032344874 |
| open_access_boolean | |
| owner | DE-Aug4 |
| owner_facet | DE-Aug4 |
| physical | XVI, 320 Seiten in 1 Teil 130 Illustrationen 24 cm x 16.8 cm |
| publishDate | 2020 |
| publishDateSearch | 2020 |
| publishDateSort | 2020 |
| publisher | Springer Fachmedien Wiesbaden GmbH Springer Vieweg |
| record_format | marc |
| spelling | Gessler, Ralf Verfasser aut Entwicklung Eingebetteter Systeme Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene Ralf Gessler 2., aktualisierte u. erw. Auflage 2020 202009 Wiesbaden Springer Fachmedien Wiesbaden GmbH 2020 Springer Vieweg 2020 XVI, 320 Seiten in 1 Teil 130 Illustrationen 24 cm x 16.8 cm txt rdacontent n rdamedia nc rdacarrier Softwareentwicklung (DE-588)4116522-6 gnd rswk-swf Field programmable gate array (DE-588)4347749-5 gnd rswk-swf Elektrotechnik (DE-588)4014390-9 gnd rswk-swf Automatisierungstechnik (DE-588)4194567-0 gnd rswk-swf Eingebettetes System (DE-588)4396978-1 gnd rswk-swf Systementwicklung (DE-588)4126945-7 gnd rswk-swf Mikroprozessor (DE-588)4039232-6 gnd rswk-swf Software FPGA Informationstechnik Robotik System Hybrid Hardware Automation Halbleiter Schaltkreis Funk Industrie 4.0 ASIC DSP Elektrotechnik Automatisierungstechnik Elektronik Eingebettetes System (DE-588)4396978-1 s Systementwicklung (DE-588)4126945-7 s Softwareentwicklung (DE-588)4116522-6 s Field programmable gate array (DE-588)4347749-5 s Mikroprozessor (DE-588)4039232-6 s DE-604 Automatisierungstechnik (DE-588)4194567-0 s Elektrotechnik (DE-588)4014390-9 s Springer Fachmedien Wiesbaden (DE-588)1043386068 pbl Erscheint auch als Online-Ausgabe 9783658305499 Vorangegangen ist 9783834813176 X:MVB text/html http://deposit.dnb.de/cgi-bin/dokserv?id=4f3df0941269480583561efc9162dc4f&prov=M&dok_var=1&dok_ext=htm Inhaltstext X:MVB http://www.springer.com/ SWB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=032344874&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Buchcover DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=032344874&sequence=000002&line_number=0002&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Gessler, Ralf Entwicklung Eingebetteter Systeme Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene Softwareentwicklung (DE-588)4116522-6 gnd Field programmable gate array (DE-588)4347749-5 gnd Elektrotechnik (DE-588)4014390-9 gnd Automatisierungstechnik (DE-588)4194567-0 gnd Eingebettetes System (DE-588)4396978-1 gnd Systementwicklung (DE-588)4126945-7 gnd Mikroprozessor (DE-588)4039232-6 gnd |
| subject_GND | (DE-588)4116522-6 (DE-588)4347749-5 (DE-588)4014390-9 (DE-588)4194567-0 (DE-588)4396978-1 (DE-588)4126945-7 (DE-588)4039232-6 |
| title | Entwicklung Eingebetteter Systeme Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene |
| title_auth | Entwicklung Eingebetteter Systeme Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene |
| title_exact_search | Entwicklung Eingebetteter Systeme Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene |
| title_exact_search_txtP | Entwicklung Eingebetteter Systeme Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene |
| title_full | Entwicklung Eingebetteter Systeme Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene Ralf Gessler |
| title_fullStr | Entwicklung Eingebetteter Systeme Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene Ralf Gessler |
| title_full_unstemmed | Entwicklung Eingebetteter Systeme Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene Ralf Gessler |
| title_short | Entwicklung Eingebetteter Systeme |
| title_sort | entwicklung eingebetteter systeme vergleich von entwicklungsprozessen fur fpga und mikroprozessor systeme entwurf auf systemebene |
| title_sub | Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene |
| topic | Softwareentwicklung (DE-588)4116522-6 gnd Field programmable gate array (DE-588)4347749-5 gnd Elektrotechnik (DE-588)4014390-9 gnd Automatisierungstechnik (DE-588)4194567-0 gnd Eingebettetes System (DE-588)4396978-1 gnd Systementwicklung (DE-588)4126945-7 gnd Mikroprozessor (DE-588)4039232-6 gnd |
| topic_facet | Softwareentwicklung Field programmable gate array Elektrotechnik Automatisierungstechnik Eingebettetes System Systementwicklung Mikroprozessor |
| url | http://deposit.dnb.de/cgi-bin/dokserv?id=4f3df0941269480583561efc9162dc4f&prov=M&dok_var=1&dok_ext=htm http://www.springer.com/ http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=032344874&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=032344874&sequence=000002&line_number=0002&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT gesslerralf entwicklungeingebettetersystemevergleichvonentwicklungsprozessenfurfpgaundmikroprozessorsystemeentwurfaufsystemebene AT springerfachmedienwiesbaden entwicklungeingebettetersystemevergleichvonentwicklungsprozessenfurfpgaundmikroprozessorsystemeentwurfaufsystemebene |