Holdings: Digitaltechnik :: THWS Bibkatalog

Digitaltechnik:

Saved in:

Bibliographic Details
Main Authors:	Beuth, Klaus (Author), Beuth, Olaf (Author)
Format:	Book
Language:	German
Published:	Würzburg Vogel Communications Group 2019
Edition:	14., vollständig überarbeitete Auflage
Series:	Elektronik 4
Subjects:	Schaltung Elektronik Digitaltechnik Addier- und Kodierschaltungen Analog-Digital-Umsetzer Befehlssysteme Binäre Codes und Zahlensysteme Code- Umsetzerschaltungen DTL Digital-Analog-Umsetzer Digitale Auswahlschaltungen Digitale Verbindungsschaltungen ECL Entwurfsbeispiele Fehlersuche Flipflop-Arten Frequenzteiler Karnaugh-Diagramme Kodiersysteme Logische Verknüpfungen MOS Mikrocomputer, Mikroprozessor Pegel-Umsetzerschaltungen Programmierbare Logikschaltungen RAM, ROM, PROM Schaltalgebra Schaltungsanalyse Schaltungsbeispiele Schottky-TTL Speicherschaltungen Steuerschaltungen TTL integrierte Schaltkreise Lehrbuch
Online Access:	Inhaltstext Inhaltsverzeichnis
Physical Description:	549 Seiten Diagramme, Pläne 25 cm
ISBN:	9783834332998 3834332992

Staff View

MARC


LEADER	00000nam a2200000 cb4500
001	BV045551505
003	DE-604
005	20210126
007	t
008	190409s2019 gw \|\|\|\| \|\|\|\| 00\|\|\| ger d
015			\|a 19,N12 \|2 dnb
016	7		\|a 1180413539 \|2 DE-101
020			\|a 9783834332998 \|c Festeinband : circa EUR 36.80 (DE), circa EUR 37.90 (AT), CHF 58.50 (freier Preis) \|9 978-3-8343-3299-8
020			\|a 3834332992 \|9 3-8343-3299-2
024	3		\|a 9783834332998
035			\|a (OCoLC)1090313707
035			\|a (DE-599)DNB1180413539
040			\|a DE-604 \|b ger \|e rda
041	0		\|a ger
044			\|a gw \|c XA-DE-BY
049			\|a DE-M347 \|a DE-29T \|a DE-523 \|a DE-92 \|a DE-860 \|a DE-91 \|a DE-12 \|a DE-858 \|a DE-862 \|a DE-1051 \|a DE-1043 \|a DE-898 \|a DE-B768 \|a DE-20 \|a DE-83 \|a DE-210 \|a DE-2070s \|a DE-1050 \|a DE-573 \|a DE-859 \|a DE-703
084			\|a ZN 5600 \|0 (DE-625)157468: \|2 rvk
084			\|a ZN 4000 \|0 (DE-625)157336: \|2 rvk
084			\|a ZN 4800 \|0 (DE-625)157408: \|2 rvk
084			\|a UX 2300 \|0 (DE-625)146951: \|2 rvk
084			\|a 620 \|2 sdnb
084			\|a ELT 450 \|2 stub
084			\|a 621.3 \|2 sdnb
100	1		\|a Beuth, Klaus \|e Verfasser \|0 (DE-588)110031590X \|4 aut
245	1	0	\|a Digitaltechnik \|c Klaus Beuth, Olaf Beuth
250			\|a 14., vollständig überarbeitete Auflage
264		1	\|a Würzburg \|b Vogel Communications Group \|c 2019
300			\|a 549 Seiten \|b Diagramme, Pläne \|c 25 cm
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
490	1		\|a Elektronik \|v 4
650	0	7	\|a Schaltung \|0 (DE-588)4052056-0 \|2 gnd \|9 rswk-swf
650	0	7	\|a Elektronik \|0 (DE-588)4014346-6 \|2 gnd \|9 rswk-swf
650	0	7	\|a Digitaltechnik \|0 (DE-588)4012303-0 \|2 gnd \|9 rswk-swf
653			\|a Addier- und Kodierschaltungen
653			\|a Analog-Digital-Umsetzer
653			\|a Befehlssysteme
653			\|a Binäre Codes und Zahlensysteme
653			\|a Code- Umsetzerschaltungen
653			\|a DTL
653			\|a Digital-Analog-Umsetzer
653			\|a Digitale Auswahlschaltungen
653			\|a Digitale Verbindungsschaltungen
653			\|a Digitaltechnik
653			\|a ECL
653			\|a Entwurfsbeispiele
653			\|a Fehlersuche
653			\|a Flipflop-Arten
653			\|a Frequenzteiler
653			\|a Karnaugh-Diagramme
653			\|a Kodiersysteme
653			\|a Kodiersysteme
653			\|a Logische Verknüpfungen
653			\|a MOS
653			\|a Mikrocomputer, Mikroprozessor
653			\|a Pegel-Umsetzerschaltungen
653			\|a Programmierbare Logikschaltungen
653			\|a RAM, ROM, PROM
653			\|a Schaltalgebra
653			\|a Schaltungsanalyse
653			\|a Schaltungsbeispiele
653			\|a Schottky-TTL
653			\|a Speicherschaltungen
653			\|a Steuerschaltungen
653			\|a TTL
653			\|a integrierte Schaltkreise
655		7	\|0 (DE-588)4123623-3 \|a Lehrbuch \|2 gnd-content
689	0	0	\|a Digitaltechnik \|0 (DE-588)4012303-0 \|D s
689	0		\|5 DE-604
689	1	0	\|a Digitaltechnik \|0 (DE-588)4012303-0 \|D s
689	1	1	\|a Elektronik \|0 (DE-588)4014346-6 \|D s
689	1	2	\|a Schaltung \|0 (DE-588)4052056-0 \|D s
689	1		\|5 DE-604
700	1		\|a Beuth, Olaf \|e Verfasser \|0 (DE-588)1214671527 \|4 aut
780	0	0	\|i Vorangegangen ist \|z 978-3-8343-3084-0
830		0	\|a Elektronik \|v 4 \|w (DE-604)BV004127977 \|9 4
856	4	2	\|m X:MVB \|q text/html \|u http://deposit.dnb.de/cgi-bin/dokserv?id=c13f8d10e88e4b578ffc9500f5214ee7&prov=M&dok_var=1&dok_ext=htm \|3 Inhaltstext
856	4	2	\|m DNB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030935471&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
999			\|a oai:aleph.bib-bvb.de:BVB01-030935471

Record in the Search Index

DE-BY-862_location	2000
DE-BY-FWS_call_number	2000/ZN 4000 E38 -4(14)
DE-BY-FWS_katkey	728525
DE-BY-FWS_media_number	083000508848
_version_	1824553883452571648
adam_text	VORWORT ............................................................................................................ 5 1 GRUNDBEGRIFFE........................................................................................... 15 1.1 ANALOGE UND DIGITALE GROESSENDARSTELLUNG ...................................... 15 1.1.1 ANALOGE GROESSENDARSTELLUNG ............................................... 15 1.1.2 DIGITALE GROESSENDARSTELLUNG .............................................. 17 VORTEILE DER DIGITALEN SIGNALE ............................................ 18 1.2 BINAERE UND LOGISCHE ZUSTAENDE ....................................................... 19 1.3 LERNZIEL-TEST .................................................................................... 22 2 LOGISCHE VERKNUEPFUNGEN .......................................................................... 23 2.1 GRUNDFUNKTIONEN UND GRUNDGATTER (GRUNDELEMENTE) ................... 23 2.1.1 UND-VERKNUEPFUNG (KONJUNKTION) UND UND-GATTER (UND-ELEMENT) ................................................................. 23 2.1.2 ODER-VERKNUEPFUNG (DISJUNKTION) UND ODER-GATTER (ODER-ELEMENT) ............................................................... 24 2.1.3 VERNEINUNG (NEGATION) UND NICHT-GATTER (NICHT-ELEMENT) ............................................................. 25 2.1.4 GRUNDGATTER (GRUNDELEMENTE) .................. 26 2.2 ZUSAMMENGESETZTE GATTER (ELEMENTE) ............................................ 27 2.2.1 NAND-GATTER (NAND-ELEMENT) .................................... 27 2.2.2 NOR-GATTER (NOR-ELEMENT) .......................................... 28 2.2.3 AEQUIVALENZ-GATTER (AEQUIVALENZ-ELEMENT) ........... 29 2.2.4 ANTIVALENZ-GATTER (EXKLUSIV-ODER-GATTER, XOR-GATTER) ...................................................................... 30 2.2.5 VERKNUEPFUNGSMOEGLICHKEITEN BEI GATTERN MIT 2 EINGAENGEN .......................................................................... 31 2.3 GATTER MIT 3 UND MEHR EINGAENGEN ................................................. 33 2.4 LERNZIEL-TEST .................................................................................... 34 3 SCHALTUNGSANALYSE.................................................................................... 37 3.1 WAHRHEITSTABELLE UND DIGITALSCHALTUNG .......................................... 37 3.1.1 WAHRHEITSTABELLE EINER DIGITALSCHALTUNG MIT 2 EINGAENGEN 37 3.1.2 WAHRHEITSTABELLE EINER DIGITALSCHALTUNG MIT 3 EINGAENGEN 38 3.2 FUNKTIONSGLEICHUNG UND DIGITALSCHALTUNG ...................................... 40 3.2.1 BESTIMMUNG DER FUNKTIONSGLEICHUNG EINER GEGEBENEN DIGITALSCHALTUNG ............................................................... 40 3.2.2 DARSTELLUNG EINER DIGITALSCHALTUNG NACH GEGEBENER FUNKTIONSGLEICHUNG ........................................................... 42 3.3 SOLL-VERKNUEPFUNG UND IST-VERKNUEPFUNG ........................................ 43 3.3.1 BESTIMMUNG DER IST-VERKNUEPFUNG .................................... 43 3.3.2 FEHLERBESTIMMUNG ............................................................. 45 3.4 LERNZIEL-TEST .................................................................................... 46 4 SCHALTALGEBRA ........................................................................................... 49 4.1 VARIABLE UND KONSTANTE ................................................................. 49 4.2 GRUNDGESETZE DER SCHALTALGEBRA ..................................................... 50 4.3 RECHENREGELN DER SCHALTALGEBRA ..................................................... 51 4.3.1 THEOREME .......................................................................... 51 4.3.2 KOMMUTATIVGESETZ UND ASSOZIATIVGESETZ ......................... 53 4.3.3 DISTRIBUTIVGESETZ ................................................................ 54 4.3.4 DE MORGANSCHE GESETZE ................................................... 56 4.3.5 BINDUNGSREGEL .................................................................... 58 4.4 NAND- UND NOR-FUNKTION ......................................................... 59 4.5 RECHENBEISPIELE .............................................................................. 64 4.6 LERNZIEL-TEST ..................................................................................... 68 5 SCHALTUNGSSYNTHESE ................................................................................... 69 5.1 AUFBAU VON VERKNUEPFUNGSSCHALTUNGEN NACH VORGEGEBENEN BEDINGUNGEN ................................................................................... 69 5.2 NORMALFORMEN ................................................................................ 72 5.2.1 DISJUNKTIVE NORMALFORM (DNF) ....................................... 72 5.2.2 KONJUNKTIVE NORMALFORM (KNF) ...................................... 75 5.3 VEREINFACHUNG UND UMFORMUNG DER DISJUNKTIVEN NORMALFORM (DNF) MIT HILFE DER SCHALTALGEBRA ................................................. 76 5.3.1 VEREINFACHUNG DER DNF ................................................... 76 5.3.2 UMFORMUNG DER DNF ....................................................... 78 5.4 KV-DIAGRAMME .............................................................................. 79 5.4.1 KV-DIAGRAMME FUER 2 VARIABLE ........................................... 79 5.4.2 KV-DIAGRAMME FUER 3 VARIABLE ........................................... 84 5.4.3 KV-DIAGRAMME FUER 4 VARIABLE ........................................... 88 5.4.4 KV-DIAGRAMME FUER 5 VARIABLE ........................................... 93 5.4.5 KV-DIAGRAMME FUER MEHR ALS 5 VARIABLE ............................ 96 5.5 BERECHNUNG VON VERKNUEPFUNGSSCHALTUNGEN .................................. 97 5.5.1 ALLGEMEINE HINWEISE ......................................................... 97 5.5.2 DIGITALE WECHSELSCHALTUNG ................................................. 97 5.5.3 2-AUS-3-SCHALTUNG ............................................................. 99 5.5.4 GERADESCHALTUNG ............................................................... 101 5.5.5 SCHWELLWERTSCHALTUNG ....................................................... 103 5.5.6 VERGLEICHSSCHALTUNG (KOMPARATOR) .................................. 105 5.5.7 TRANSISTOR-SORTIERSCHALTUNG ............................................... 106 5.6 AUFGABEN ZUM SCHALTUNGSENTWURF ................................................. 107 5.6.1 STEUERSCHALTUNG .................................................................. 108 5.6.2 UNGERADESCHALTUNG ........................................................... 108 5.6.3 MAJORITAETSSCHALTUNG ......................................................... 109 5.6.4 VERRIEGELUNGSSCHALTUNG ..................................................... 109 5.6.5 FLUGABWEHR-AUSLOESESCHALTUNG .......................................... 110 5.7 ZUSTANDSDIAGRAMME ........................................................................ 110 5.8 LERNZIEL-TEST ..................................................................................... 114 6 SCHALTKREISFAMILIEN ................................................................................... 117 6.1 ALLGEMEINES ..................................................................................... 117 6.2 BINAERE SPANNUNGSPEGEL .................................................................... 119 6.3 POSITIVE UND NEGATIVE LOGIK ........................................................... 121 6.4 SCHALTUNGSEIGENSCHAFTEN .................................................................. 123 6.4.1 LEISTUNGSAUFNAHME ........................................................... 123 6.4.2 PEGELBEREICHE UND UEBERTRAGUNGSKENNLINIE ....................... 124 6.4.3 SCHALTZEITEN ........................................................................ 125 6.4.4 LASTFAKTOREN ...................................................................... 127 6.4.5 STOERSICHERHEITEN .................................................................. 128 6.4.6 WIRED-VERKNUEPFUNGEN ....................................................... 129 6.5 DTL-SCHALTUNGEN ............................................................................ 131 6.5.1 ALLGEMEINES ........................................................................ 131 6.5.2 STANDARD-DTL-SCHALTUNGEN .............................................. 131 6.5.3 LSL-SCHALTUNGEN ............................................................... 134 6.6 TTL-SCHALTUNGEN ............................................................................ 137 6.6.1 AUFBAU UND ARBEITSWEISE VON TTL-GATTERN ..................... 137 6.6.2 STANDARD-TTL .................................................................... 143 6.6.2.1 SCHALTUNGEN ........................................................ 144 6.6.2.2 GRENZDATEN UND KENNDATEN ............................... 146 6.6.2.3 KENNLINIEN .......................................................... 149 6.6.2.4 LEISTUNGSBEDARF .................................................. 155 6.6.3 LOW-POWER-TTL (LTTL) ................................................... 155 6.6.4 HIGH-SPEED-TTL (HTTL) ................................................. 156 6.6.5 SCHOTTKY-TTL (STTL) ....................................................... 157 6.6.6 LOW-POWER-SCHOTTKY-TTL (LSTTL) ................................ 158 6.6.7 ADVANCED-SCHOTTKY-TTL (ASTTL) .................................. 159 6.6.8 ADVANCED-LOW-POWER-SCHOTTKY-TTL (ALSTTL) ............. 159 6.6.9 ZUSAMMENSTELLUNG WICHTIGER EIGENSCHAFTEN ................... 159 6.7 ECL-SCHALTUNGEN ............................................................................ 160 6.8 MOS-SCHALTUNGEN .......................................................................... 164 6.8.1 GEFAHR DURCH STATISCHE AUFLADUNG .................................... 165 6.8.2 PMOS ........................................................ 165 6.8.3 NMOS .............................................................................. 168 6.8.4 CMOS ................................................................................ 169 6.8.5 HIGHSPEED-CMOS (HCMOS) .......................................... 176 6.8.6 HCTMOS .......................................................................... 176 6.8.7 ADVANCED-CMOS (ACMOS) ............................................ 177 6.8.8 VERLUSTLEISTUNGEN TTL-CMOS .......................................... 177 6.8.9 KOMBINIERTE BAUSTEINE (BICMOS) .................................... 177 6.8.10 LOW-VOLTAGE-TECHNOLOGY (LVT) ...................................... 177 6.9 LERNZIEL-TEST .................................................................................... 178 7 ZEITABHAENGIGE BINAERE SCHALTUNGEN .......................................................... 181 7.1 ALLGEMEINES .................................................................................... 181 7.2 KLASSIFIZIERUNG DER FLIPFLOP-ARTEN ................................................. 185 7.3 NICHT-TAKTGESTEUERTE FLIPFLOPS ........................................... 188 7.3.1 NOR-FLIPFLOP (NOR-LATCH) ............................................ 188 7.3.2 NAND-FLIPFLOPS (NAND-LATCH) ...................................... 189 7.4 TAKTZUSTANDSGESTEUERTE FLIPFLOPS ................................................... 190 7.4.1 SR-FLIPFLOP ........................................................................ 190 7.4.2 SR-FLIPFLOP MIT DOMINIERENDEM R-EINGANG ..................... 193 7.4.3 E-FLIPFLOP .......................................................................... 194 7.4.4 D-FLIPFLOP .......................................................................... 194 7.4.5 DATENBLAETTER ...................................................................... 195 7.5 TAKTFLANKENGESTEUERTE FLIPFLOPS ..................................................... 195 7.5.1 IMPULSGATTER ....................................................................... 197 7.5.2 EINFLANKENGESTEUERTE SR-FLIPFLOPS .................................... 198 7.5.3 EINFLANKENGESTEUERTE T-FLIPFLOPS ...................................... 201 7.5.4 EINFLANKENGESTEUERTE JK-FLIPFLOPS .................................... 202 7.5.5 EINFLANKENGESTEUERTE D-FLIPFLOPS ...................................... 206 7.5.6 ZWEIFLANKENGESTEUERTE SR-FLIPFLOPS .................................. 208 7.5.7 ZWEIFLANKENGESTEUERTE JK-FLIPFLOPS .................................. 210 7.5.8 WEITERE FLIPFLOP-SCHALTUNGEN ............................................. 214 7.6 ZEITABLAUF-DIAGRAMME .................................................................... 215 7.7 CHARAKTERISTISCHE GLEICHUNGEN ....................................................... 219 7.8 MONOSTABILE KIPPSTUFEN .................................................................. 224 7.9 VERZOEGERUNGSGATTER .......................................................................... 229 7.10 LERNZIEL-TEST ..................................................................................... 233 8 BINAERE CODES UND ZAHLENSYSTEME ............................................................ 237 8.1 ALLGEMEINES ..................................................................................... 237 8.2 DUALES ZAHLENSYSTEM ...................................................................... 237 8.2.1 AUFBAU DES DUALEN ZAHLENSYSTEMS .................................... 237 8.2.2 UMWANDLUNG VON DUALZAHLEN IN DEZIMALZAHLEN .............. 239 8.2.3 UMWANDLUNG VON DEZIMALZAHLEN IN DUALZAHLEN ............. 239 8.2.4 DUALZAHLEN MIT KOMMASTELLEN .......................................... 240 8.2.5 ADDITION VON DUALZAHLEN ................................................. 242 8.2.6 SUBTRAKTION VON DUALZAHLEN ............................................. 243 8.2.6.1 DIREKTE SUBTRAKTION ........................................ 243 8.2.6.2 SUBTRAKTION DURCH ADDITION DES KOMPLEMENTS 243 8.2.7 NEGATIVE DUALZAHLEN ......................................................... 247 8.3 BCD-CODE ....................................................................................... 249 8.3.1 ZAHLENDARSTELLUNG IM BCD-CODE .................................... 249 8.3.2 ADDITION IM BCD-CODE ..................................................... 250 8.3.3 SUBTRAKTION IM BCD-CODE ............................................... 252 8.4 WEITERE TETRADEN-CODES .................................................................. 254 8.4.1 3-EXZESS-CODE .................................................................... 254 8.4.2 AIKEN-CODE ........................................................................ 256 8.4.3 GRAY-CODE ........................................................................ 258 8.5 HEXADEZIMALES ZAHLENSYSTEM ......................................................... 260 8.5.1 AUFBAU DES HEXADEZIMALSYSTEMS ...................................... 260 8.5.2 UMWANDLUNG VON HEXADEZIMALZAHLEN IN DEZIMALZAHLEN 261 8.5.3 UMWANDLUNG VON DEZIMALZAHLEN IN HEXADEZIMALZAHLEN 262 8.5.4 UMWANDLUNG VON DUALZAHLEN IN HEXADEZIMALZAHLEN . . . 264 8.5.5 UMWANDLUNG VON HEXADEZIMALZAHLEN IN DUALZAHLEN . . . 266 8.6 OKTALES ZAHLENSYSTEM .................................................................... 267 8.6.1 AUFBAU DES OKTALSYSTEMS ................................................. 267 8.6.2 UMWANDLUNG VON OKTALZAHLEN ........................................ 268 8.7 CODIERUNG VON TEXTZEICHEN ........................................................... 271 8.7.1 CODES FESTER WORTLAENGE (BLOCKCODES) ................................ 271 8.7.2 CODES VARIABLER WORTLAENGE (SHANNON-FANO-CODE, HUFFMAN-CODE) .................................................................. 272 8.7.3 RASTERORIENTIERTE CODES ..................................................... 276 8.8 FEHLERERKENNENDE CODES ............................................ 277 8.8.1 BEGRIFF DER REDUNDANZ ....................................................... 277 8.8.2 DUALERGAENZTER CODE ......................................................... 278 8.8.3 2-AUS-5-CODES .................................................................... 279 8.8.4 3-AUS-5-CODES .................................................................... 280 8.8.5 2-AUS-7-CODES .................................................................... 281 8.9 FEHLERKORRIGIERENDE CODES ............................................................. 282 8.9.1 ARBEITSWEISE ...................................................................... 282 8.9.2 HAMMING-CODE .................................................................. 283 8.10 LERNZIEL-TEST .................................................................................... 286 9 CODE- UND PEGEL-UMSETZERSCHALTUNGEN................................................... 291 9.1 CODE-UMSETZER ................................................................................ 291 9.1.1 BERECHNUNG VON CODE-UMSETZERN .................................... 291 9.1.2 DEZIMAL-BCD-CODE-UMSETZER .......................................... 293 9.1.3 BCD-DEZIMAL-CODE-UMSETZER .......................................... 295 9.1.4 DEZIMAL-3-EXZESS-CODE-UMSETZER .................................... 299 9.1.5 3-EXZESS-DEZIMAL-CODE-UMSETZER .................................... 300 9.1.6 DEZIMAL-7-SEGMENT-CODE-UMSETZER ................................ 301 9.1.7 BCD-7-SEGMENT-CODE-UMSETZER ...................................... 303 9.2 PEGELUMSETZER .................................................................................. 309 9.2.1 ALLGEMEINES ........................................................................ 309 9.2.2 AUFBAU VON PEGELUMSETZERN ............................................ 310 9.3 LERNZIEL-TEST .................................................................................... 312 10 ZAEHLER UND FREQUENZTEILER ........................................................................ 313 10.1 ZAEHLEN UND ZAEHLERARTEN ................................................................. 313 10.2 ASYNCHRONZAEHLER ......................................................... 315 10.2.1 ASYNCHRONE DUALZAEHLER ..................................................... 315 10.2.1.1 DUAL-VORWAERTSZAEHLER ........................................ 315 10.2.1.2 DUAL-RUECKWAERTSZAEHLER .................................... 321 10.2.1.3 DUALZAEHLER MIT UMSCHALTBARER ZAEHLRICHTUNG .. 324 10.2.2 ASYNCHRONE BCD-ZAEHLER ................................................... 326 10.2.2.1 BCD-VORWAERTSZAEHLER ........................................ 326 10.2.2.2 BCD-RUECKWAERTSZAEHLER .................................... 329 10.2.2.3 BCD-ZAEHLER MIT UMSCHALTBARER ZAEHLRICHTUNG 330 10.2.3 ASYNCHRONE DEKADENZAEHLER .............................................. 331 10.2.3.1 BCD-DEKADENZAEHLER ........................................ 331 10.2.3.2 ANDERE DEKADENZAEHLER .................................... 332 10.2.4 ASYNCHRONE MODULO-N-ZAEHLER .......................................... 332 10.2.4.1 PRINZIP DER MODULO-N-ZAEHLER ......................... 332 10.2.4.2 MODULO-5-ZAEHLER ............................................ 332 10.2.4.3 MODULO-60-ZAEHLER .......................................... 334 10.2.4.4 MODULO- 13 -ZAEHLER MIT WARTEPFLICHT ............... 335 10.2.5 ASYNCHRONE VORWAHLZAEHLER .............................................. 335 10.2.6 ASYNCHRONZAEHLER FUER DEN AIKEN-CODE .............................. 336 10.2.7 ASYNCHRONZAEHLER FUER DEN 3 -EXZESS-CODE ......................... 336 10.3 SYNCHRONZAEHLER .............................................................................. 337 10.3.1 DAS SYNCHRONPRINZIP ......................................................... 337 10.3.2 SYNCHRONE DUALZAEHLER ....................................................... 338 10.3.2.1 DUAL-VORWAERTSZAEHLER ........................................ 338 10.3.2.2 DUAL-RUECKWAERTSZAEHLER .................................... 340 10.3.2.3 DUALZAEHLER MIT UMSCHALTBARER ZAEHLRICHTUNG . . 340 10.3.3 BERECHNUNG VON SYNCHRONZAEHLERN .................................... 342 10.3.3.1 BERECHNUNGSVERFAHREN ...................................... 342 10.3.3.2 BERECHNUNGSBEISPIEL ........................................ 343 10.3.4 SYNCHRONE BCD-ZAEHLER ..................................................... 349 10.3.4.1 BERECHNUNG EINES SYNCHRON-BCD- VORWAERTSZAEHLERS ............................................... 349 10.3.4.2 SYNCHRON-BCD-VORWAERTSZAEHLER ALS INTEGRIERTE SCHALTUNG ......................................................... 353 10.3.5 SYNCHRON-ZAEHLER FUER DEN 3-EXZESS-CODE ......................... 354 10.4 FREQUENZTEILER ................................................................................. 359 10.4.1 ASYNCHRONE FREQUENZTEILER MIT FESTEM TEILERVERHAELTNIS .. 359 10.4.2 SYNCHRONE FREQUENZTEILER MIT FESTEM TEILERVERHAELTNIS . . . 362 10.4.3 FREQUENZTEILER MIT EINSTELLBAREM TEILERVERHAELTNIS ............. 363 10.5 LERNZIEL-TEST ..................................................................................... 363 11 DIGITALE AUSWAHL- UND VERBINDUNGSSCHALTUNGEN.................................... 365 11.1 DATENSELEKTOR, MULTIPLEXER, DEMULTIPLEXER .................................... 365 11.1.1 4-BIT-ZU- 1 -BIT-DATENSELEKTOR ............................................ 366 11.1.2 2 X 4-BIT-ZU-4-BIT-DATENSELEKTOR ...................................... 366 11.1.3 4 X 8-BIT-ZU-8-BIT-DATENSELEKTOR ...................................... 367 11.1.4 1 6-BIT-ZU- 1 -BIT-DATENSELEKTOR-MULTIPLEXER ..................... 368 11.1.5 L-BIT-ZU-4-BIT-DEMULTIPLEXER ............................................ 370 11.2 ADRESSDECODIERER ............................................................................ 371 11.2.1 2-BIT-ADRESSDECODIERER ..................................................... 372 11.2.2 4-BIT-ADRESSDECODIERER ..................................................... 372 BILD 11.14 4-BIT-ADRESSDECODIERER MIT WAHRHEITSTABELLE ..................... 373 11.3 DIGITALER KOMPARATOR ...................................................................... 373 11.3.1 1 -BIT-KOMPARATOR ............................................................. 374 11.3.2 3-BIT-KOMPARATOR FUER DEN BCD-CODE .............................. 374 11.3.3 4-BIT-KOMPARATOR FUER DEN DUAL-CODE .............................. 377 11.4 BUSSCHALTUNGEN .............................................................................. 379 11.4.1 AUFBAU UND ARBEITSWEISE ................................................... 379 11.4.2 BUSSYSTEME ........................................................................ 381 11.4.3 ANWENDUNGEN .................................................................... 383 11.4.3.1 COMPUTERBUSSE ................................................. 383 11.4.3.2 FELDBUSSE ......................................................... 384 11.4.3.3 FAHRZEUGBUSSE ................................................... 385 11.4.3.4 INSTALLATIONSBUSSE ............................................ 385 12 REGISTER- UND SPEICHERSCHALTUNGEN ......................................................... 387 12.1 SCHIEBEREGISTER ................................................................................ 387 12.1.1 SCHIEBEREGISTER FUER SERIELLE EIN- UND AUSGABE ................... 387 12.1.2 SCHIEBEREGISTER MIT PARALLELAUSGABE .................................. 391 12.1.3 SCHIEBEREGISTER MIT PARALLELAUSGABE UND PARALLELEINGABE . 392 12.1.4 RINGREGISTER ........................................................................ 393 12.1.5 SCHIEBEREGISTER MIT UMSCHALTBARER SCHIEBERICHTUNG ......... 394 12.2 SPEICHERREGISTER .............................................................................. 396 12.3 SCHREIB-LESE-SPEICHER (RAM) ......................................................... 397 12.3.1 STATISCHE RAM (SRAM) ................................................... 397 12.3.1.1 RAM-SPEICHERELEMENT IN TTL-TECHNIK ........... 397 12.3.1.2 RAM-SPEICHERELEMENT IN MOS-TECHNIK ......... 399 12.3.1.3 AUFBAU EINER RAM-SPEICHERMATRIX ................. 400 12.3.2 DYNAMISCHE RAM (DRAM) ............................................ 401 12.3.2.1 SPEICHERELEMENT EINES DYNAMISCHEN RAM .... 401 12.3.2.2 BESONDERHEITEN DYNAMISCHER RAM ................. 402 12.3.2.3 SDRAM UND DDR-SDRAM ............................ 403 12.3.3 SPEICHERAUFBAU UND SPEICHERKENNGROESSEN ....................... 403 12.3.3.1 SPEICHERAUFBAU ................................................. 403 12.3.3.2 SPEICHERKENNGROESSEN ........................................ 406 12.4 FESTWERTSPEICHER (ROM) ............................................................... 407 12.5 PROGRAMMIERBARER FESTWERTSPEICHER (PROM) ................................ 409 12.6 LOESCHBARE PROGRAMMIERBARE FESTWERTSPEICHER .............................. 410 12.6.1 FESTWERTSPEICHER EPROM UND REPROM ....................... 411 12.6.2 FESTWERTSPEICHER EEROM (EEPROM) UND E 2 ROM .... 414 12.7 FLASH-SPEICHER ................................................................................ 415 12.7.1 LANGZEIT-DATENSICHERHEIT (RETENTION) .............................. 416 12.7.2 ENDURANCE .......................................................................... 416 12.8 LERNZIEL-TEST ..................................................................................... 416 13 DIGITAL-ANALOG-UMSETZER, ANALOG-DIGITAL-UMSETZER .............................. 419 13.1 DIGITAL-ANALOG-UMSETZER ............................................................... 419 13.1.1 PRINZIP DER DIGITAL-ANALOG-UMSETZUNG ........................... 419 13.1.2 DA-UMSETZER MIT GESTUFTEN WIDERSTAENDEN ....................... 421 13.1.3 R/2R-DA-UMSETZER ........................................................... 422 13.2 ANALOG-DIGITAL-UMSETZER ............................................................... 424 13.2.1 ABTASTUNG (SAMPLING) ....................................................... 425 13.2.2 UEBERABTASTUNG (OVERSAMPLING) ........................................ 429 13.2.3 QUANTISIERUNG (SAMPLETIEFE) ............................................ 430 13.2.4 ABTAST-HALTE-SCHALTUNG (SAMPLE-AND-HOLD) ................... 431 13.2.5 GENAUIGKEIT ........................................................................ 432 13.2.6 RAUSCHFORMUNG (NOISE SHAPING) ...................................... 432 13.2.7 AD-UMSETZER NACH DEM SAEGEZAHNVERFAHREN ................... 433 13.2.8 AD-UMSETZER NACH DEM DUAL-SLOPE-VERFAHREN ............... 434 13.2.9 AD-UMSETZER NACH DEM KOMPENSATIONSVERFAHREN ........... 436 13.2.10 AD-UMSETZER NACH DEM SPANNUNGS-FREQUENZ-VERFAHREN 438 13.2.11 AD-UMSETZER NACH DEM DIREKTVERFAHREN (PARALLEL- ODER FLASHKONVERTER) ................................................................. 439 13.2.12 SIGMA-DELTA-UMSETZER ....................................................... 441 13.3 DATENKOMPRESSION .......................................................................... 442 13.4 LERNZIEL-TEST .................................................................................... 443 14 RECHENSCHALTUNGEN.................................................................................. 445 14.1 HALBADDIERER .................................................................................. 445 14.2 VOLLADDIERER .................................................................................... 447 14.3 PARALLELADDIERSCHALTUNG ................................................................. 451 14.4 SERIELLE ADDIERSCHALTUNG ................................................................. 452 14.5 SUBTRAHIERSCHALTUNGEN ................................................................... 454 14.5.1 HALBSUBTRAHIERER ............................................................... 454 14.5.2 VOLLSUBTRAHIERER ............................................................... 455 14.5.3 4-BIT-SUBTRAHIERSCHALTUNG ................................................. 457 14.5.4 SUBTRAHIERSCHALTUNG MIT VOLLADDIERERN ............................ 458 14.6 ADDIER-SUBTRAHIER-WERK .................................................................. 459 14.7 MULTIPLIKATIONSSCHALTUNGEN ........................................................... 463 14.7.1 PARALLEL-MULTIPLIKATIONSSCHALTUNG .................................... 463 14.7.2 SERIELLE MULTIPLIKATIONSSCHALTUNG ...................................... 466 14.8 LERNZIEL-TEST ..................................................................................... 468 15 MIKROPROZESSOREN UND MIKROCOMPUTER ................................................. 469 15.1 DER MIKROPROZESSOR ALS UNIVERSALSCHALTUNG .................................. 469 15.2 ARITHMETISCH-LOGISCHE EINHEIT (ALU) ............................................ 469 15.3 AKKUMULATOR ................................................................................... 473 15.4 AKKUMULATOR MIT DATENSPEICHER ................................................... 475 15.5 PROGRAMMGESTEUERTER VEREINFACHTER RECHNER ................................ 477 15.6 MIKROPROZESSORBAUSTEINE ................................................................ 479 15.6.1 PROZESSORARCHITEKTUREN ..................................................... 479 15.6.2 CISC UND RISC .................................................................. 481 15.6.3 DIGITALE SIGNALPROZESSOREN (DSP) ...................................... 482 15.6.4 MIKROPROZESSORTYPEN ....................................................... 482 15.6.5 FUNKTIONSWEISE EINES MIKROPROZESSORS ............................ 484 15.6.5.1 STEUERWERK ....................................................... 484 15.6.5.2 RECHENWERK ..................................................... 485 15.6.5.3 SPEICHER ........................................................... 485 15.6.5.4 INTERNER DATENBUS ............................................ 486 15.6.5.5 ADRESSBUS ......................................................... 486 15.6.6 MIKROPROZESSOR SAB 8080 A ............................................ 486 15.6.7 ZUSATZBAUSTEINE FUER MIKROPROZESSOREN ............................ 490 15.6.7 VERBESSERUNGEN DER MIKROPROZESSOREN ............................ 492 15.6.7.1 ERHOEHUNG DER TAKTFREQUENZ .............................. 492 15.6.7.2 SPEICHERHIERARCHIEN .......................................... 493 15.6.7.3 PARALLELVERARBEITUNG ........................................ 494 15.7 MIKROCOMPUTER .............................................................................. 495 15.8 MIKROCONTROLLER .............................................................................. 496 15.9 LERNZIEL-TEST ..................................................................................... 499 16 PROGRAMMIERBARE LOGIKSCHALTUNGEN ....................................................... 501 16.1 HERSTELLERPROGRAMMIERTE LOGIKSCHALTUNGEN .................................. 501 16.2 ANWENDERPROGRAMMIERBARE LOGIKSCHALTUNGEN .............................. 503 16.2.1 GRUNDLAGEN ........................................................................ 503 16.2.2 PAL-SCHALTUNGEN ............................................................... 506 16.2.3 GAL-SCHALTUNGEN ............................................................. 510 16.2.4 FPLA-SCHALTUNGEN ............................................................. 514 16.2.5 PROM-SCHALTUNGEN ........................................................... 516 16.3 PLD-TYPEN ....................................................................................... 517 16.4 PROGRAMMIERUNG VON PLD ............................................................. 518 16.5 LERNZIEL-TEST ..................................................................................... 520 17 LOESUNGEN DER AUFGABEN DER LERNZIEL-TESTS ............................................. 523 STICHWORTVERZEICHNIS ......................................................................................... 543
any_adam_object	1
author	Beuth, Klaus Beuth, Olaf
author_GND	(DE-588)110031590X (DE-588)1214671527
author_facet	Beuth, Klaus Beuth, Olaf
author_role	aut aut
author_sort	Beuth, Klaus
author_variant	k b kb o b ob
building	Verbundindex
bvnumber	BV045551505
classification_rvk	ZN 5600 ZN 4000 ZN 4800 UX 2300
classification_tum	ELT 450
ctrlnum	(OCoLC)1090313707 (DE-599)DNB1180413539
discipline	Maschinenbau / Maschinenwesen Physik Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik
edition	14., vollständig überarbeitete Auflage
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>03680nam a2200985 cb4500</leader><controlfield tag="001">BV045551505</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20210126 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">190409s2019 gw \|\|\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">19,N12</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1180413539</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783834332998</subfield><subfield code="c">Festeinband : circa EUR 36.80 (DE), circa EUR 37.90 (AT), CHF 58.50 (freier Preis)</subfield><subfield code="9">978-3-8343-3299-8</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3834332992</subfield><subfield code="9">3-8343-3299-2</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783834332998</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)1090313707</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB1180413539</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-BY</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-M347</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-91</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-862</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-B768</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-2070s</subfield><subfield code="a">DE-1050</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-703</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5600</subfield><subfield code="0">(DE-625)157468:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4000</subfield><subfield code="0">(DE-625)157336:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4800</subfield><subfield code="0">(DE-625)157408:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">UX 2300</subfield><subfield code="0">(DE-625)146951:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">620</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 450</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">621.3</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Beuth, Klaus</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)110031590X</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Digitaltechnik</subfield><subfield code="c">Klaus Beuth, Olaf Beuth</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">14., vollständig überarbeitete Auflage</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Würzburg</subfield><subfield code="b">Vogel Communications Group</subfield><subfield code="c">2019</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">549 Seiten</subfield><subfield code="b">Diagramme, Pläne</subfield><subfield code="c">25 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Elektronik</subfield><subfield code="v">4</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltung</subfield><subfield code="0">(DE-588)4052056-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Elektronik</subfield><subfield code="0">(DE-588)4014346-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Addier- und Kodierschaltungen</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Analog-Digital-Umsetzer</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Befehlssysteme</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Binäre Codes und Zahlensysteme</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Code- Umsetzerschaltungen</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">DTL</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Digital-Analog-Umsetzer</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Digitale Auswahlschaltungen</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Digitale Verbindungsschaltungen</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Digitaltechnik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">ECL</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Entwurfsbeispiele</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Fehlersuche</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Flipflop-Arten</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Frequenzteiler</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Karnaugh-Diagramme</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Kodiersysteme</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Kodiersysteme</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Logische Verknüpfungen</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">MOS</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Mikrocomputer, Mikroprozessor</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Pegel-Umsetzerschaltungen</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Programmierbare Logikschaltungen</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">RAM, ROM, PROM</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Schaltalgebra</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Schaltungsanalyse</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Schaltungsbeispiele</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Schottky-TTL</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Speicherschaltungen</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Steuerschaltungen</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">TTL</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">integrierte Schaltkreise</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Elektronik</subfield><subfield code="0">(DE-588)4014346-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Schaltung</subfield><subfield code="0">(DE-588)4052056-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Beuth, Olaf</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1214671527</subfield><subfield code="4">aut</subfield></datafield><datafield tag="780" ind1="0" ind2="0"><subfield code="i">Vorangegangen ist</subfield><subfield code="z">978-3-8343-3084-0</subfield></datafield><datafield tag="830" ind1=" " ind2="0"><subfield code="a">Elektronik</subfield><subfield code="v">4</subfield><subfield code="w">(DE-604)BV004127977</subfield><subfield code="9">4</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">X:MVB</subfield><subfield code="q">text/html</subfield><subfield code="u">http://deposit.dnb.de/cgi-bin/dokserv?id=c13f8d10e88e4b578ffc9500f5214ee7&prov=M&dok_var=1&dok_ext=htm</subfield><subfield code="3">Inhaltstext</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030935471&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-030935471</subfield></datafield></record></collection>
genre	(DE-588)4123623-3 Lehrbuch gnd-content
genre_facet	Lehrbuch
id	DE-604.BV045551505
illustrated	Not Illustrated
indexdate	2025-02-20T06:42:57Z
institution	BVB
isbn	9783834332998 3834332992
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-030935471
oclc_num	1090313707
open_access_boolean
owner	DE-M347 DE-29T DE-523 DE-92 DE-860 DE-91 DE-BY-TUM DE-12 DE-858 DE-862 DE-BY-FWS DE-1051 DE-1043 DE-898 DE-BY-UBR DE-B768 DE-20 DE-83 DE-210 DE-2070s DE-1050 DE-573 DE-859 DE-703
owner_facet	DE-M347 DE-29T DE-523 DE-92 DE-860 DE-91 DE-BY-TUM DE-12 DE-858 DE-862 DE-BY-FWS DE-1051 DE-1043 DE-898 DE-BY-UBR DE-B768 DE-20 DE-83 DE-210 DE-2070s DE-1050 DE-573 DE-859 DE-703
physical	549 Seiten Diagramme, Pläne 25 cm
publishDate	2019
publishDateSearch	2019
publishDateSort	2019
publisher	Vogel Communications Group
record_format	marc
series	Elektronik
series2	Elektronik
spellingShingle	Beuth, Klaus Beuth, Olaf Digitaltechnik Elektronik Schaltung (DE-588)4052056-0 gnd Elektronik (DE-588)4014346-6 gnd Digitaltechnik (DE-588)4012303-0 gnd
subject_GND	(DE-588)4052056-0 (DE-588)4014346-6 (DE-588)4012303-0 (DE-588)4123623-3
title	Digitaltechnik
title_auth	Digitaltechnik
title_exact_search	Digitaltechnik
title_full	Digitaltechnik Klaus Beuth, Olaf Beuth
title_fullStr	Digitaltechnik Klaus Beuth, Olaf Beuth
title_full_unstemmed	Digitaltechnik Klaus Beuth, Olaf Beuth
title_short	Digitaltechnik
title_sort	digitaltechnik
topic	Schaltung (DE-588)4052056-0 gnd Elektronik (DE-588)4014346-6 gnd Digitaltechnik (DE-588)4012303-0 gnd
topic_facet	Schaltung Elektronik Digitaltechnik Lehrbuch
url	http://deposit.dnb.de/cgi-bin/dokserv?id=c13f8d10e88e4b578ffc9500f5214ee7&prov=M&dok_var=1&dok_ext=htm http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030935471&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
volume_link	(DE-604)BV004127977
work_keys_str_mv	AT beuthklaus digitaltechnik AT beutholaf digitaltechnik

Holdings

Description

THWS Schweinfurt Zentralbibliothek Lesesaal

Holdings details from THWS Schweinfurt Zentralbibliothek Lesesaal
Call Number:	2000 ZN 4000 E38
Copy 1	ausleihbar Available Place a Hold

MARC

Record in the Search Index

THWS Schweinfurt Zentralbibliothek Lesesaal

Similar Items