A compact, cost and time efficient validation system for integrated analogue and mixed-signal circuits: = Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen
Saved in:
| Main Author: | |
|---|---|
| Format: | Thesis Book |
| Language: | English |
| Published: |
Erlangen ; Nürnberg
[2018]
|
| Subjects: | |
| Online Access: | Inhaltsverzeichnis Inhaltsverzeichnis |
| Physical Description: | v, 139 Seiten Illustrationen, Diagramme 21 cm |
Staff View
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV045521812 | ||
| 003 | DE-604 | ||
| 005 | 20200320 | ||
| 007 | t | ||
| 008 | 190321s2018 gw a||| m||| 00||| eng d | ||
| 016 | 7 | |a 1180443160 |2 DE-101 | |
| 035 | |a (OCoLC)1110069556 | ||
| 035 | |a (DE-599)DNB1180443160 | ||
| 040 | |a DE-604 |b ger |e rda | ||
| 041 | 0 | |a eng | |
| 044 | |a gw |c XA-DE | ||
| 049 | |a DE-29 |a DE-29T |a DE-83 | ||
| 084 | |a 621.3 |2 sdnb | ||
| 100 | 1 | |a Reuter, Lukas |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a A compact, cost and time efficient validation system for integrated analogue and mixed-signal circuits |b = Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen |c vorgelegt von Dipl.-Ing. Lukas Reuter |
| 246 | 1 | 3 | |a Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen |
| 246 | 1 | 1 | |a Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen |
| 264 | 1 | |a Erlangen ; Nürnberg |c [2018] | |
| 300 | |a v, 139 Seiten |b Illustrationen, Diagramme |c 21 cm | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 502 | |b Dissertation |c Friedrich-Alexander-Universität Erlangen-Nürnberg |d 2018 | ||
| 650 | 0 | 7 | |a Validierung |0 (DE-588)4187357-9 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Mixed-Signal-Schaltung |0 (DE-588)4756481-7 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Analoge integrierte Schaltung |0 (DE-588)4112519-8 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Mixed-Signal-Schaltung |0 (DE-588)4756481-7 |D s |
| 689 | 0 | 1 | |a Validierung |0 (DE-588)4187357-9 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Analoge integrierte Schaltung |0 (DE-588)4112519-8 |D s |
| 689 | 1 | 1 | |a Validierung |0 (DE-588)4187357-9 |D s |
| 689 | 1 | |5 DE-604 | |
| 856 | 4 | 2 | |m B:DE-101 |q application/pdf |u http://d-nb.info/1180443160/04 |3 Inhaltsverzeichnis |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030906097&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-030906097 | ||
Record in the Search Index
| _version_ | 1804179473737711616 |
|---|---|
| adam_text | 1
INTRODUCTION
1
1.1
INTEGRATED
CIRCUIT
DESIGN
FLOW
...............................................................
1
1.1.1
CONCEPT
.....................................................................................
1
1.1.2
DESIGN
........................................................................................
1
1.1.3
VALIDATION
TEST
........................................................................
2
1.1.4
PRODUCTION
TEST
........................................................................
3
1.2
STATE
OF
THE
ART
.....................................................................................
3
1.2.1
DEVICE
SPECIFIC
SOLUTIONS
........................................................
4
1.2.2
GENERIC
SOLUTIONS
.....................................................................
9
1.2.3
SHORTCOMINGS
AND
MERITS
..........................................................
11
1.3
GOAL
OF
THIS
WORK
.................................................................................
20
2
DEVICES
UNDER
TEST
23
2.1
DEVICE
PROPERTIES
.................................................................................
23
2.1.1
ANALOGUE-TO-DIGITAL
CONVERTERS
............................................
23
2.1.2
DIGITAL-TO-ANALOGUE
CONVERTERS
............................................
25
2.1.3
OPERATIONAL
AMPLIFIERS
AND
COMPARATORS
............................
25
2.1.4
MIXED-SIGNAL
INTEGRATED
CIRCUITS
............................................
25
2.1.5
FURTHER
DIGITAL
DEVICES
............................................................
28
2.2
TEST
METHODOLOGIES
..............................................................................
28
2.2.1
STATIC
SIGNAL
TESTS
.....................................................................
28
2.2.2
DYNAMIC
SIGNAL
TESTS
...............................................................
28
2.3
TEST
REQUIREMENTS
.................................................................................
28
2.3.1
REQUIRED
TEST
EQUIPMENT
........................................................
29
2.3.2
SYSTEM
REQUIREMENTS
...............................................................
33
3
NEW
ARCHITECTURAL
APPROACH
35
3.1
SYSTEM
CONCEPT
....................................................................................
35
3.2
HARDWARE
DESIGN
.................................................................................
35
3.2.1
SUPPLY
AND
REFERENCE
VOLTAGE
SOURCES
..................................
37
3.2.2
CURRENT
SOURCES
........................................................................
42
3.2.3
MEASUREMENT
UNIT
.....................................................................
44
3.2.4
DC,
AC
AND
SERVO
UNIT
...........................................................
50
3.2.5
DIGITAL
INPUT
AND
OUTPUT
INTERFACES
.....................................
56
3.2.6
PRINTED
CIRCUIT
BOARD
CHARACTERISTICS
......................................
57
3.3
FPGA
FIRMWARE
DESIGN
........................................................................
59
3.3.1
DEVICE
CONTROL
...........................................................................
59
3.3.2
SEQUENCER
..................................................................................
62
3.3.3
FURTHER
FEATURES
........................................................................
62
3.4
SOFTWARE
DESIGN
.....................................................................................
63
3.4.1
USER
INTERFACE
...........................................................................
64
3.4.2
MODULAR
DEVICE
UNDER
TEST
INTERFACE
......................................
66
3.5
CALIBRATION
METHODS
............................................................................
71
3.5.1
SELF
CALIBRATION
REQUIREMENTS
..................................................
71
3.5.2
CALIBRATION
PROCESS
..................................................................
72
3.5.3
SELF
TEST
.....................................................................................
84
4
TEST
SYSTEM
VALIDATION
AND
APPLICATIONS
89
4.1
ON
BOARD
SIGNAL
GENERATION
..................................................................
89
4.1.1
SUPPLY
AND
REFERENCE
VOLTAGE
SOURCES
...................................
89
4.1.2
CURRENT
SOURCES
........................................................................
92
4.2
ON
BOARD
SIGNAL
ACQUISITION
AND
CONDITIONING
...................................
92
4.2.1
MEASUREMENT
UNIT
.....................................................................
93
4.2.2
DC
AND
AC
UNIT
.....................................................................
98
4.3
APPLICATION
EXAMPLES
...........................................................................
100
4.3.1
OPERATIONAL
AMPLIFIER
............................................................
100
4.3.2
DIGITAL-TO-ANALOG
CONVERTER
..................................................
105
4.3.3
ANALOG-TO-DIGITAL
CONVERTER
..................................................
109
5
COMPARISON
TO
STATE
OF
THE
ART
APPROACHES
113
5.1
PHYSICAL
DIMENSIONS
...............................................................................
113
5.2
COSTS
........................................................................................................
114
5.3
EXPENDITURE
OF
TIME
...........................................................................
118
6
SUMMARY
AND
OUTLOOK
121
6.1
SUMMARY
..................................................................................................
121
6.2
OUTLOOK
......................................................................................................
123
A
APPENDIX
139
A.L
OWN
PUBLICATIONS
.................................................................................
139
A.2
CONFIDENTIAL
DATA
......................................................................................
140
|
| any_adam_object | 1 |
| author | Reuter, Lukas |
| author_facet | Reuter, Lukas |
| author_role | aut |
| author_sort | Reuter, Lukas |
| author_variant | l r lr |
| building | Verbundindex |
| bvnumber | BV045521812 |
| ctrlnum | (OCoLC)1110069556 (DE-599)DNB1180443160 |
| discipline | Elektrotechnik / Elektronik / Nachrichtentechnik |
| format | Thesis Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02254nam a2200457 c 4500</leader><controlfield tag="001">BV045521812</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20200320 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">190321s2018 gw a||| m||| 00||| eng d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1180443160</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)1110069556</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB1180443160</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">eng</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-29</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">621.3</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Reuter, Lukas</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">A compact, cost and time efficient validation system for integrated analogue and mixed-signal circuits</subfield><subfield code="b">= Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen</subfield><subfield code="c">vorgelegt von Dipl.-Ing. Lukas Reuter</subfield></datafield><datafield tag="246" ind1="1" ind2="3"><subfield code="a">Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen</subfield></datafield><datafield tag="246" ind1="1" ind2="1"><subfield code="a">Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Erlangen ; Nürnberg</subfield><subfield code="c">[2018]</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">v, 139 Seiten</subfield><subfield code="b">Illustrationen, Diagramme</subfield><subfield code="c">21 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="b">Dissertation</subfield><subfield code="c">Friedrich-Alexander-Universität Erlangen-Nürnberg</subfield><subfield code="d">2018</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Validierung</subfield><subfield code="0">(DE-588)4187357-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Mixed-Signal-Schaltung</subfield><subfield code="0">(DE-588)4756481-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Analoge integrierte Schaltung</subfield><subfield code="0">(DE-588)4112519-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Mixed-Signal-Schaltung</subfield><subfield code="0">(DE-588)4756481-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Validierung</subfield><subfield code="0">(DE-588)4187357-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Analoge integrierte Schaltung</subfield><subfield code="0">(DE-588)4112519-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Validierung</subfield><subfield code="0">(DE-588)4187357-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">B:DE-101</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://d-nb.info/1180443160/04</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030906097&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-030906097</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV045521812 |
| illustrated | Illustrated |
| indexdate | 2024-07-10T08:20:26Z |
| institution | BVB |
| language | English |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-030906097 |
| oclc_num | 1110069556 |
| open_access_boolean | |
| owner | DE-29 DE-29T DE-83 |
| owner_facet | DE-29 DE-29T DE-83 |
| physical | v, 139 Seiten Illustrationen, Diagramme 21 cm |
| publishDate | 2018 |
| publishDateSearch | 2018 |
| publishDateSort | 2018 |
| record_format | marc |
| spelling | Reuter, Lukas Verfasser aut A compact, cost and time efficient validation system for integrated analogue and mixed-signal circuits = Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen vorgelegt von Dipl.-Ing. Lukas Reuter Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen Erlangen ; Nürnberg [2018] v, 139 Seiten Illustrationen, Diagramme 21 cm txt rdacontent n rdamedia nc rdacarrier Dissertation Friedrich-Alexander-Universität Erlangen-Nürnberg 2018 Validierung (DE-588)4187357-9 gnd rswk-swf Mixed-Signal-Schaltung (DE-588)4756481-7 gnd rswk-swf Analoge integrierte Schaltung (DE-588)4112519-8 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Mixed-Signal-Schaltung (DE-588)4756481-7 s Validierung (DE-588)4187357-9 s DE-604 Analoge integrierte Schaltung (DE-588)4112519-8 s B:DE-101 application/pdf http://d-nb.info/1180443160/04 Inhaltsverzeichnis DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030906097&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Reuter, Lukas A compact, cost and time efficient validation system for integrated analogue and mixed-signal circuits = Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen Validierung (DE-588)4187357-9 gnd Mixed-Signal-Schaltung (DE-588)4756481-7 gnd Analoge integrierte Schaltung (DE-588)4112519-8 gnd |
| subject_GND | (DE-588)4187357-9 (DE-588)4756481-7 (DE-588)4112519-8 (DE-588)4113937-9 |
| title | A compact, cost and time efficient validation system for integrated analogue and mixed-signal circuits = Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen |
| title_alt | Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen |
| title_auth | A compact, cost and time efficient validation system for integrated analogue and mixed-signal circuits = Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen |
| title_exact_search | A compact, cost and time efficient validation system for integrated analogue and mixed-signal circuits = Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen |
| title_full | A compact, cost and time efficient validation system for integrated analogue and mixed-signal circuits = Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen vorgelegt von Dipl.-Ing. Lukas Reuter |
| title_fullStr | A compact, cost and time efficient validation system for integrated analogue and mixed-signal circuits = Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen vorgelegt von Dipl.-Ing. Lukas Reuter |
| title_full_unstemmed | A compact, cost and time efficient validation system for integrated analogue and mixed-signal circuits = Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen vorgelegt von Dipl.-Ing. Lukas Reuter |
| title_short | A compact, cost and time efficient validation system for integrated analogue and mixed-signal circuits |
| title_sort | a compact cost and time efficient validation system for integrated analogue and mixed signal circuits ein kompaktes kosten und zeiteffizientes validierungssystem fur integrierte analoge und mixed signal schaltungen |
| title_sub | = Ein kompaktes, kosten- und zeiteffizientes Validierungssystem für integrierte analoge und mixed-signal Schaltungen |
| topic | Validierung (DE-588)4187357-9 gnd Mixed-Signal-Schaltung (DE-588)4756481-7 gnd Analoge integrierte Schaltung (DE-588)4112519-8 gnd |
| topic_facet | Validierung Mixed-Signal-Schaltung Analoge integrierte Schaltung Hochschulschrift |
| url | http://d-nb.info/1180443160/04 http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030906097&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT reuterlukas acompactcostandtimeefficientvalidationsystemforintegratedanalogueandmixedsignalcircuitseinkompakteskostenundzeiteffizientesvalidierungssystemfurintegrierteanalogeundmixedsignalschaltungen AT reuterlukas einkompakteskostenundzeiteffizientesvalidierungssystemfurintegrierteanalogeundmixedsignalschaltungen |
There is no print copy available.
Indexes