Holdings: Eingebettete Systeme

Eingebettete Systeme: Entwurf, Modellierung und Synthese

Saved in:

Bibliographic Details
Main Authors:	Bringmann, Oliver 1971- (Author), Lange, Walter (Author), Bogdan, Martin 1964- (Author)
Format:	Book
Language:	German
Published:	Berlin ; Boston De Gruyter Oldenbourg [2018]
Edition:	3., durchgesehene und überarbeitete Auflage
Series:	De Gruyter Studium
Subjects:	Eingebettetes System Elektrotechnik Logiksynthese Computerarchitektur Personal Computer Systementwurf Technische Informatik Lehrbuch
Online Access:	Inhaltsverzeichnis
Physical Description:	XIV, 428 Seiten Illustrationen, Diagramme 24 cm x 17 cm
ISBN:	9783110518511 3110518511

Staff View

MARC


LEADER	00000nam a2200000 c 4500
001	BV045135746
003	DE-604
005	20220223
007	t
008	180816s2018 a\|\|\| \|\|\|\| 00\|\|\| ger d
015			\|a 18,N11 \|2 dnb
016	7		\|a 1153785684 \|2 DE-101
020			\|a 9783110518511 \|c : EUR 39.95 (DE), EUR 39.95 (AT) \|9 978-3-11-051851-1
020			\|a 3110518511 \|9 3-11-051851-1
024	3		\|a 9783110518511
035			\|a (ELiSA)ELiSA-9783110518511
035			\|a (OCoLC)1050683604
035			\|a (DE-599)DNB1153785684
040			\|a DE-604 \|b ger \|e rda
041	0		\|a ger
049			\|a DE-1050 \|a DE-91G \|a DE-29T \|a DE-1043 \|a DE-706 \|a DE-92 \|a DE-858 \|a DE-522 \|a DE-1102 \|a DE-83 \|a DE-634 \|a DE-B768
084			\|a ST 153 \|0 (DE-625)143597: \|2 rvk
084			\|a 621.3 \|2 sdnb
084			\|a DAT 260f \|2 stub
100	1		\|a Bringmann, Oliver \|d 1971- \|e Verfasser \|0 (DE-588)124487602 \|4 aut
240	1	0	\|a Entwurf und Synthese von Eingebetteten Systhemen [Systemen]
245	1	0	\|a Eingebettete Systeme \|b Entwurf, Modellierung und Synthese \|c Oliver Bringmann, Walter Lange, Martin Bogdan
250			\|a 3., durchgesehene und überarbeitete Auflage
264		1	\|a Berlin ; Boston \|b De Gruyter Oldenbourg \|c [2018]
300			\|a XIV, 428 Seiten \|b Illustrationen, Diagramme \|c 24 cm x 17 cm
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
490	0		\|a De Gruyter Studium
650	0	7	\|a Eingebettetes System \|0 (DE-588)4396978-1 \|2 gnd \|9 rswk-swf
650	0	7	\|a Elektrotechnik \|0 (DE-588)4014390-9 \|2 gnd \|9 rswk-swf
650	0	7	\|a Logiksynthese \|0 (DE-588)4348178-4 \|2 gnd \|9 rswk-swf
650	0	7	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|2 gnd \|9 rswk-swf
650	0	7	\|a Personal Computer \|0 (DE-588)4115533-6 \|2 gnd \|9 rswk-swf
650	0	7	\|a Systementwurf \|0 (DE-588)4261480-6 \|2 gnd \|9 rswk-swf
650	0	7	\|a Technische Informatik \|0 (DE-588)4196734-3 \|2 gnd \|9 rswk-swf
655		7	\|0 (DE-588)4123623-3 \|a Lehrbuch \|2 gnd-content
689	0	0	\|a Elektrotechnik \|0 (DE-588)4014390-9 \|D s
689	0	1	\|a Eingebettetes System \|0 (DE-588)4396978-1 \|D s
689	0	2	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|D s
689	0	3	\|a Technische Informatik \|0 (DE-588)4196734-3 \|D s
689	0	4	\|a Personal Computer \|0 (DE-588)4115533-6 \|D s
689	0		\|5 DE-604
689	1	0	\|a Eingebettetes System \|0 (DE-588)4396978-1 \|D s
689	1	1	\|a Systementwurf \|0 (DE-588)4261480-6 \|D s
689	1	2	\|a Logiksynthese \|0 (DE-588)4348178-4 \|D s
689	1		\|8 1\p \|5 DE-604
700	1		\|a Lange, Walter \|e Verfasser \|0 (DE-588)1033733857 \|4 aut
700	1		\|a Bogdan, Martin \|d 1964- \|e Verfasser \|0 (DE-588)12073768X \|4 aut
710	2		\|a De Gruyter Oldenbourg \|0 (DE-588)1065492103 \|4 pbl
776	0	8	\|i Erscheint auch als \|n Online-Ausgabe, PDF \|z 978-3-11-051852-8
776	0	8	\|i Erscheint auch als \|n Online-Ausgabe, EPUB \|z 978-3-11-051862-7
856	4	2	\|m DNB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030525664&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
999			\|a oai:aleph.bib-bvb.de:BVB01-030525664
883	1		\|8 1\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk

Record in the Search Index

_version_	1804178798906703872
adam_text	INHALTSVERZEICHNIS 1 EINFUEHRUNG, BAUFORMEN UND TECHNOLOGIEN 1 1.1 BEGRIFFSBESTIMMUNG UND BEISPIELE................................................................. 1 1.2 SYSTEMKATEGORIEN............................................................................................. 3 1.3 TYPISCHER A UFBAU.......................................................................................... 4 1.3.1 BEISPIELE FUER SENSOREN UND A KTOREN ............................................................. 8 1.4 CYBER-PHYSISCHE SYSTEME (CYBER PHYSICAL SYSTEMS) .................................. 8 1.5 VERTEILTE SYSTEME............................................................................................ 11 1.6 BAUFORMEN VON EINGEBETTETEN SYSTEMEN..................................................... 12 1.6.1 PROZESSORARTEN ............................................................................................... 15 1.7 SCHALTKREISE FUER EINGEBETTETE SYSTEME.......................................................... 17 1.7.1 HERSTELLER KONFIGURIERTE SCHALTKREISE............................................................... 17 1.7.2 ANWENDERKONFIGURIERBARE SCHALTKREISE.......................................................... 18 1.8 ZUSAMMENFASSUNG.......................................................................................... 26 2 ENTWICKLUNGSMETHODIK 27 2.1 KUNDENANFORDERUNGEN UND SPEZIFIKATION..................................................... 28 2.1.1 NICHTFUNKTIONALE ANFORDERUNGEN .................................................................. 28 2.1.2 LASTENHEFT........................................................................................................ 31 2.1.3 PFLICHTENHEFT ................................................................................................... 33 2.1.4 SPEZIFIKATION................................................................................................... 34 2.2 DER BEGINN EINER ENTWICKLUNG...................................................................... 35 2.2.1 DER ARCHITEKTURBEGRIFF................................................................................... 35 2.3 HARDWARE/SOFFCWARE-CO-ENTWURF.................................................................... 37 2.4 SOFTWARE-ENTWICKLUNG...................................................................................... 38 2.4.1 DAS WASSERFALLMODELL..................................................................................... 38 2.4.2 DAS SPIRALMODELL............................................................................................ 40 2.4.3 AGILE SOFTWARE-ENTWICKLUNGSMETHODEN ........................................................ 40 2.4.4 DIE PROJEKT-ENTWICKLUNGSMETHODE SERUM ................................................... 41 2.4.5 PROGRAMMENTWICKLUNG................................................................................... 43 2.4.6 ENTWICKELN VON KLASSENDIAGRAMMEN MIT CRC-KARTEN............................... 44 2.4.7 ENTWURFSMUSTER............................................................................................. 46 2.5 HARDWARE-ENTWICKLUNGSMETHODIK................................................................. 47 2.5.1 DIE PRODUKTIVITAETSLUECKE ................................................................................ 47 2.5.2 DIE ABSTRAKTIONSEBENEN................................................................................ 48 2.5.3 EVOLUTION DER ENTWICKLUNGSMETHODEN.......................................................... 52 2.6 PLATTFORMBASIERTER ENTW URF........................................................................... 60 2.6.1 BEISPIELE VON ENTWICKLUNGSPLATTFORMEN ........................................................ 61 2.7 TRANSACTION-LEVEL-MODELLIERUNG (T L M )....................................................... 64 2.8 DIE MODELLBASIERTE ENTWICKLUNGSMETHODE ................................................... 65 2.9 ENERGIEBEDARF VON ELEKTRONISCHEN SYSTEMEN................................................ 67 2.10 ZUSAMMENFASSUNG .......................................................................................... 70 3 MODELLE 71 3.1 DEFINITION EINES M ODELLS................................................................................ 71 3.2 PROGRAMM-MODELLE......................................................................................... 72 3.3 MODELLKATEGORIEN............................................................................................ 73 3.4 MODELLE AUF SYSTEM- UND ALGORITHMISCHER EBENE: BERECHNUNGSMODELLE ... 75 3.4.1 PROZESSBASIERTE BERECHNUNGSMODELLE UND -NETZWERKE ................................ 76 3.4.2 KAHN-PROZESS-NETZWERKE (K P N )................................................................... 77 3.4.3 DATENFLUSS-NETZWERKE..................................................................................... 79 3.4.4 PROZESS-KALKULI (PROCESS CALCULI)................................................................. 81 3.5 ZUSTANDSBASIERTE MODELLE .............................................................................. 82 3.5.1 PETRI-NETZE...................................................................................................... 82 3.5.2 STATEC HARTS..................................................................................................... 84 3.5.3 PROZESS-ZUSTANDSMASCHINEN........................................................................... 87 3.6 UNIFIED MODELING LANGUAGE (UM L) ............................................................. 88 3.7 TRANSACTION-LEVEL-MODELLIERUNG (T L M )....................................................... 89 3.7.1 MODELLIEREN DER KOMMUNIKATION MIT T L M S................................................ 91 3.7.2 DAS NETZWERK-TLM....................................................................................... 92 3.7.3 PROTOKOLL-TLM UND BUS-ZYKLUSGENAUES MODELL........................................... 93 3.8 MODELLIEREN AUF RT-EBENE............................................................................. 94 3.8.1 DAS GRUNDLEGENDE VERHALTENSMODELL AUF RT-EBENE.................................... 94 3.8.2 DAS STRUKTURMODELL AUF RT-EBENE (PCAM) .............................................. 97 3.9 MODELLE AUF LOGIK-EBENE .............................................................................. 98 3.10 ZUSAMMENFASSUNG .......................................................................................... 98 4 BESCHREIBUNGSSPRACHEN FUER DEN SYSTEMENTWURF 101 4.1 VHDL - EINE HARDWARE-BESCHREIBUNGSSPRACHE............................................102 4.1.1 GRUNDLEGENDER A UFBAU................................................................................... 104 4.1.2 DAS SPRACHKONZEPT..........................................................................................107 4.1.3 DIE SCHALTUNGSBESCHREIBUNG ...........................................................................108 4.1.4 SIGNALE UND DATENTYPEN................................................................................. 112 4.1.5 ZUWEISUNGEN UND DIE NEUNWERTIGE STANDARD LOGIK.......................................116 4.1.6 OPERATIONEN..................................................................................................... 119 4.1.7 DIE EVENTGESTEUERTE VHDL-SIMULATION UND DER DELTA-ZYKLUS .................... 121 4.1.8 DER VHDL-PROZESS..........................................................................................124 4.1.9 BEISPIELE EINFACHER PROZESSBESCHREIBUNGEN .................................................... 128 4.1.10 GENERISCHE KOMPONENTEN MIT GROESSEREN DATENBREITEN ................................. 132 4.1.11 KONFIGURATIONSANWEISUNGEN............................................................................ 136 4.1.12 DER VHDL-PROZESS ALS BESCHREIBUNG FUER SCHALTWERKE..................................137 4.1.13 BEISPIEL EINES SIMULATIONSTREIBERS IN V H D L.................................................142 4.1.14 VHDL-ATTRIBUTE............................................................................................. 144 4.1.15 UNTERPROGRAMME UND PACKAGES ..................................................................... 146 4.1.16 TYP-KONVERTIERUNGEN...................................................................................... 149 4.1.17 DIE ASSERT-ANWEISUNG .................................................................................... 152 4.1.18 SIMULATIONSBEISPIEL FUER EIN ZWEIPROZESSORSYSTEM .......................................... 152 4.1.19 ENTWURF ENERGIESPARENDER HARDWARESYSTEME MIT VHDL ............................ 157 4.1.20 IMPLEMENTIERUNG VON POWER GATING MIT UPF UND VHDL ......................... 158 4.1.21 ZUSAMMENFASSUNG........................................................................................... 159 4.2 DIE SYSTEM-BESCHREIBUNGSSPRACHE SYSTEM C ................................................. 159 4.2.1 GRUNDLAGEN VON SYSTEMC ............................................................................... 161 4.2.2 BEISPIEL EINES SYSTEMC-MODULS..................................................................... 164 4.2.3 SIMULATIONSSEMANTIK........................................................................................173 4.2.4 TRANSACTION-LEVEL-MODELLIERUNG MIT SYSTEMC ............................................. 174 4.2.5 RTL-MODELLIERUNG MIT SYSTEM C ................................................................... 175 4.2.6 ZUSAMMENFASSUNG........................................................................................... 176 5 EINGEBETTETE SOFTWARE 177 5.1 BETRIEBSSYSTEME...............................................................................................177 5.1.1 WANN KANN AUF EIN BETRIEBSSYSTEM VERZICHTET WERDEN?................................177 5.1.2 KONZEPTE VON BETRIEBSSYSTEMEN..................................................................... 180 5.1.3 PROZESSE............................................................................................................ 180 5.1.4 AUFGABEN UND SCHICHTENMODELL EINES BETRIEBSSYSTEMS................................183 5.1.5 ARTEN VON BETRIEBSSYSTEMEN.......................................................................... 185 5.1.6 STRUKTUREN VON BETRIEBSSYSTEMEN..................................................................186 5.1.7 ECHTZEITBETRIEBSSYSTEME UND ECHTZEITSYSTEME ............................................. 188 5.1.8 ZEITABLAUFPLANUNG IN ECHTZEITBETRIEBSSYSTEMEN............................................189 5.1.9 PRIORITAETSUMKEHR............................................................................................. 194 5.1.10 PRIORITAETSVERERBUNG..........................................................................................195 5.1.11 BETRIEBSSYSTEM-BEISPIELE FUER EINGEBETTETE SYSTEME ................................... 196 5.2 COMPILER...........................................................................................................199 5.3 PROGRAMM-OPTIMIERUNGEN..............................................................................200 5.3.1 PROGRAMM-OPTIMIERUNG AUF HOEHERER E B E N E .................................................200 5.3.2 MINIMIERUNG DES ENERGIEBEDARFS IN PROGRAMMEN ........................................ 201 5.3.3 OPTIMIERUNG DER PROGRAMMGROESSE..................................................................202 5.4 PERFORMANZABSCHAETZUNGEN UND ZEITVERHALTEN (TIMING ANALYSE) ................. 203 5.4.1 TLM-BASIERTE PERFORMANZ-ABSCHAETZUNG........................................................203 5.4.2 PERFORMANZ-ABSCHAETZUNG AUS COMPILER-OPTIMIERTEM MASCHINENCODE ....... 206 5.5 SOFTWARE-SYNTHESE........................................................................................... 215 5.5.1 HERAUSFORDERUNGEN DER SOFTWARE-ENTWICKLUNG ............................................. 215 5.5.2 SOFTWARE-SYNTHESE VON EINGEBETTETEN SYSTEMEN .......................................... 216 5.5.3 CODE-GENERIERUNG IN DER SOFTWARE-SYNTHESE.................................................218 5.6 ZUSAMMENFASSUNG........................................................................................... 224 6 HARDWARE-SYNTHESE 225 6.1 SYNTHESE AUF VERSCHIEDENEN ABSTRAKTIONSEBENEN .......................................... 225 6.2 SYNTHESE AUF SYSTEMEBENE NACH GAJSKI ......................................................... 226 6.3 HIGH-LEVEL-SYNTHESE........................................................................................231 6.3.1 DIE WESENTLICHEN SCHRITTE DER HIGH-LEVEL-SYNTHESE.......................................237 6.3.2 ALLOKIERUNG....................................................................................................... 238 6.3.3 ZEITABLAUFPLANUNG (SCHEDULING)..................................................................... 240 6.3.4 RESSOURCEN-BINDUNG........................................................................................262 6.3.5 STEUERWERKSYNTHESE..........................................................................................276 6.4 REGISTER-TRANSFER- UND LOGIKSYNTHESE............................................................279 6.4.1 ELABORATION......................................................................................................280 6.4.2 OPTIMIERUNG ARITHMETISCHER TEILNETZE........................................................... 282 6.4.3 LOGIKSYNTHESE UND TECHNOLOGIEABBILDUNG......................................................286 7 VERIFIKATION, SIMULATION UND TEST 295 7.1 VERIFIKATION SIMULATION UND VALIDIERUNG........................................................295 7.2 SIMULATION....................................................................................................... 296 7.2.1 EINE SIMULATIONSANORDNUNG............................................................................ 296 7.2.2 SIMULATION AUF LOGIK- UND TECHNOLOGIEEBENE ............................................... 298 7.2.3 SOFTWARE-SIMULATION........................................................................................299 7.2.4 DEBUGGING IN EINGEBETTETEN SYSTEMEN ......................................................... 299 7.2.5 SOFTWARE-DEBUGGING........................................................................................299 7.2.6 HARDWARE-DEBUGGING...................................................................................... 300 7.3 FORMALE VERIFIKATION.........................................................................................302 7.3.1 AUSSAGEN-LOGIK...............................................................................................303 7.3.2 PRAEDIKATENLOGIK ERSTER ORDNUNG: FO L........................................................... 304 7.3.3 MODEL CHECKING...............................................................................................304 7.3.4 HIGHER ORDER LOGIC..........................................................................................305 7.4 WERKZEUGE FUER MODELLIERUNG UND SIMULATION ............................................... 305 7.5 TEST................................................................................................................... 307 7.5.1 BEGRIFFSBESTIMMUNGEN, BLACK-BOX- UND WHITE-BOX-TEST ............................ 308 7.5.2 EIN KLASSISCHES FEHLERMODELL .......................................................................... 309 7.5.3 TESTMUSTER....................................................................................................... 309 7.5.4 JTAG BOUNDARY-SCAN .................................................................................... 310 7.6 ZUSAMMENFASSUNG............................................................................................312 8 MIKROPROZESSOR-GRUNDLAGEN 313 8.1 EVOLUTION DER MIKROPROZESSOREN..................................................................... 313 8.2 MIKROPROZESSOREN IN EINGEBETTETEN SYSTEMEN...............................................314 8.2.1 MIKROPROZESSOR-ARCHITEKTUREN ........................................................................ 315 8.2.2 EIN- UND AUSGABE DURCH BEFEHLE UND INTERRUPTS..........................................320 8.2.3 SPEICHER-SYSTEME.............................................................................................322 8.2.4 WOZU BRAUCHEN WIR CACHES?.......................................................................... 323 8.2.5 HAUPTSPEICHER..................................................................................................327 8.2.6 FESTWERTSPEICHER (ROM).................................................................................329 8.2.7 BEFEHLS-VERARBEITUNGSMETHODEN UND PIPELINING ..........................................330 8.2.8 PERFORMANZ....................................................................................................... 334 8.2.9 LEISTUNGSAUFNAHME-STEUERUNG (POWER MANAGEMENT) ................................... 335 8.2.10 EIN-AUSGABE-GERAETE UND SCHNITTSTELLEN ....................................................... 337 8.3 MIKROCONTROLLER................................................................................................ 339 8.3.1 NIEDRIGPREIS-MIKROCONTROLLER.......................................................................... 339 8.3.2 MIKROCONTROLLER HOEHERER LEISTUNG..................................................................340 8.4 MULTI-CORE- UND MEHRPROZESSORSYSTEME ....................................................... 340 8.5 MIKROPROZESSOR-FAMILIEN.................................................................................342 8.6 ZUSAMMENFASSUNG........................................................................................... 350 9 KOMMUNIKATION UND NETZWERKE 351 9.1 DAS ISO-OSI-REFERENZMODELL ........................................................................ 351 9.2 DER PARALLELE B US.............................................................................................354 9.2.1 SCHEMA EINES BUSTREIBERS............................................................................... 355 9.2.2 BUS-KOMMUNIKATION........................................................................................357 9.2.3 BUS-ZEITABLAUFPLAENE........................................................................................357 9.2.4 MULTIPROZESSOR- UND MULTIBUS-SYSTEME ......................................................... 361 9.2.5 BEKANNTE BUS-PROTOKOLLE.................................................................................363 9.2.6 AMBA-BUS-SYSTEME........................................................................................363 9.3 NETZWERKE......................................................................................................... 371 9.3.1 KOMMUNIKATIONSMODI.................................................................................... 372 9.3.2 NETZWERK-TOPOLOGIEN......................................................................................372 9.3.3 DATENFORMATIERUNG......................................................................................... 374 9.4 BUSAEHNLICHE NETZWERKE ODER SERIELLE B U SSE................................................... 375 9.4.1 DER 72C-B US................................................................................................... 377 9.4.2 DER CAN-BUS..................................................................................................379 9.4.3 FLEXRAY, LIN UND MOST............................................................................... 381 9.4.4 PROFIBUS (PROCESS FIELD BUS).......................................................................... 382 9.4.5 WEITERE VERBINDUNGSNETZWERKE FUER VERTEILTE SYSTEME ................................... 384 9.5 SYNCHRONISIERUNG.............................................................................................385 9.5.1 KOMMUNIKATIONSPRIMITIVE..............................................................................385 9.5.2 SYNCHRONISIERUNG VON PROZESSORELEMENTEN .................................................... 388 9.6 SENSORNETZWERKE................................................................................................390 9.6.1 DRAHTLOSE SENSORNETZWERKE..............................................................................390 9.6.2 EINSATZ VON SENSORNETZWERKEN, TOPOLOGIE .................................................... 391 9.6.3 KOMMUNIKATION IM SENSORNETZWERK...............................................................393 9.6.4 DER SENSOR KNOTEN ........................................................................................... 401 9.6.5 BEISPIELE VON SENSORKNOTEN............................................................................ 403 9.6.6 KOMMUNIKATIONSSTANDARDS FUER DRAHTLOSE NETZWERKE ...................................... 405 9.7 ZUSAMMENFASSUNG............................................................................................ 407 LITERATURVERZEICHNIS 409 INDEX 419
any_adam_object	1
author	Bringmann, Oliver 1971- Lange, Walter Bogdan, Martin 1964-
author_GND	(DE-588)124487602 (DE-588)1033733857 (DE-588)12073768X
author_facet	Bringmann, Oliver 1971- Lange, Walter Bogdan, Martin 1964-
author_role	aut aut aut
author_sort	Bringmann, Oliver 1971-
author_variant	o b ob w l wl m b mb
building	Verbundindex
bvnumber	BV045135746
classification_rvk	ST 153
classification_tum	DAT 260f
ctrlnum	(ELiSA)ELiSA-9783110518511 (OCoLC)1050683604 (DE-599)DNB1153785684
discipline	Informatik Elektrotechnik / Elektronik / Nachrichtentechnik
edition	3., durchgesehene und überarbeitete Auflage
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>03132nam a2200685 c 4500</leader><controlfield tag="001">BV045135746</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20220223 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">180816s2018 a\|\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">18,N11</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1153785684</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783110518511</subfield><subfield code="c">: EUR 39.95 (DE), EUR 39.95 (AT)</subfield><subfield code="9">978-3-11-051851-1</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3110518511</subfield><subfield code="9">3-11-051851-1</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783110518511</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(ELiSA)ELiSA-9783110518511</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)1050683604</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB1153785684</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-1050</subfield><subfield code="a">DE-91G</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-522</subfield><subfield code="a">DE-1102</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-B768</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 153</subfield><subfield code="0">(DE-625)143597:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">621.3</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 260f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Bringmann, Oliver</subfield><subfield code="d">1971-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)124487602</subfield><subfield code="4">aut</subfield></datafield><datafield tag="240" ind1="1" ind2="0"><subfield code="a">Entwurf und Synthese von Eingebetteten Systhemen [Systemen]</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Eingebettete Systeme</subfield><subfield code="b">Entwurf, Modellierung und Synthese</subfield><subfield code="c">Oliver Bringmann, Walter Lange, Martin Bogdan</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">3., durchgesehene und überarbeitete Auflage</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin ; Boston</subfield><subfield code="b">De Gruyter Oldenbourg</subfield><subfield code="c">[2018]</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XIV, 428 Seiten</subfield><subfield code="b">Illustrationen, Diagramme</subfield><subfield code="c">24 cm x 17 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">De Gruyter Studium</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Eingebettetes System</subfield><subfield code="0">(DE-588)4396978-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Elektrotechnik</subfield><subfield code="0">(DE-588)4014390-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Personal Computer</subfield><subfield code="0">(DE-588)4115533-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Technische Informatik</subfield><subfield code="0">(DE-588)4196734-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Elektrotechnik</subfield><subfield code="0">(DE-588)4014390-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Eingebettetes System</subfield><subfield code="0">(DE-588)4396978-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Technische Informatik</subfield><subfield code="0">(DE-588)4196734-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Personal Computer</subfield><subfield code="0">(DE-588)4115533-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Eingebettetes System</subfield><subfield code="0">(DE-588)4396978-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Lange, Walter</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1033733857</subfield><subfield code="4">aut</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Bogdan, Martin</subfield><subfield code="d">1964-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)12073768X</subfield><subfield code="4">aut</subfield></datafield><datafield tag="710" ind1="2" ind2=" "><subfield code="a">De Gruyter Oldenbourg</subfield><subfield code="0">(DE-588)1065492103</subfield><subfield code="4">pbl</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe, PDF</subfield><subfield code="z">978-3-11-051852-8</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe, EPUB</subfield><subfield code="z">978-3-11-051862-7</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030525664&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-030525664</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection>
genre	(DE-588)4123623-3 Lehrbuch gnd-content
genre_facet	Lehrbuch
id	DE-604.BV045135746
illustrated	Illustrated
indexdate	2024-07-10T08:09:42Z
institution	BVB
institution_GND	(DE-588)1065492103
isbn	9783110518511 3110518511
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-030525664
oclc_num	1050683604
open_access_boolean
owner	DE-1050 DE-91G DE-BY-TUM DE-29T DE-1043 DE-706 DE-92 DE-858 DE-522 DE-1102 DE-83 DE-634 DE-B768
owner_facet	DE-1050 DE-91G DE-BY-TUM DE-29T DE-1043 DE-706 DE-92 DE-858 DE-522 DE-1102 DE-83 DE-634 DE-B768
physical	XIV, 428 Seiten Illustrationen, Diagramme 24 cm x 17 cm
publishDate	2018
publishDateSearch	2018
publishDateSort	2018
publisher	De Gruyter Oldenbourg
record_format	marc
series2	De Gruyter Studium
spelling	Bringmann, Oliver 1971- Verfasser (DE-588)124487602 aut Entwurf und Synthese von Eingebetteten Systhemen [Systemen] Eingebettete Systeme Entwurf, Modellierung und Synthese Oliver Bringmann, Walter Lange, Martin Bogdan 3., durchgesehene und überarbeitete Auflage Berlin ; Boston De Gruyter Oldenbourg [2018] XIV, 428 Seiten Illustrationen, Diagramme 24 cm x 17 cm txt rdacontent n rdamedia nc rdacarrier De Gruyter Studium Eingebettetes System (DE-588)4396978-1 gnd rswk-swf Elektrotechnik (DE-588)4014390-9 gnd rswk-swf Logiksynthese (DE-588)4348178-4 gnd rswk-swf Computerarchitektur (DE-588)4048717-9 gnd rswk-swf Personal Computer (DE-588)4115533-6 gnd rswk-swf Systementwurf (DE-588)4261480-6 gnd rswk-swf Technische Informatik (DE-588)4196734-3 gnd rswk-swf (DE-588)4123623-3 Lehrbuch gnd-content Elektrotechnik (DE-588)4014390-9 s Eingebettetes System (DE-588)4396978-1 s Computerarchitektur (DE-588)4048717-9 s Technische Informatik (DE-588)4196734-3 s Personal Computer (DE-588)4115533-6 s DE-604 Systementwurf (DE-588)4261480-6 s Logiksynthese (DE-588)4348178-4 s 1\p DE-604 Lange, Walter Verfasser (DE-588)1033733857 aut Bogdan, Martin 1964- Verfasser (DE-588)12073768X aut De Gruyter Oldenbourg (DE-588)1065492103 pbl Erscheint auch als Online-Ausgabe, PDF 978-3-11-051852-8 Erscheint auch als Online-Ausgabe, EPUB 978-3-11-051862-7 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030525664&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk
spellingShingle	Bringmann, Oliver 1971- Lange, Walter Bogdan, Martin 1964- Eingebettete Systeme Entwurf, Modellierung und Synthese Eingebettetes System (DE-588)4396978-1 gnd Elektrotechnik (DE-588)4014390-9 gnd Logiksynthese (DE-588)4348178-4 gnd Computerarchitektur (DE-588)4048717-9 gnd Personal Computer (DE-588)4115533-6 gnd Systementwurf (DE-588)4261480-6 gnd Technische Informatik (DE-588)4196734-3 gnd
subject_GND	(DE-588)4396978-1 (DE-588)4014390-9 (DE-588)4348178-4 (DE-588)4048717-9 (DE-588)4115533-6 (DE-588)4261480-6 (DE-588)4196734-3 (DE-588)4123623-3
title	Eingebettete Systeme Entwurf, Modellierung und Synthese
title_alt	Entwurf und Synthese von Eingebetteten Systhemen [Systemen]
title_auth	Eingebettete Systeme Entwurf, Modellierung und Synthese
title_exact_search	Eingebettete Systeme Entwurf, Modellierung und Synthese
title_full	Eingebettete Systeme Entwurf, Modellierung und Synthese Oliver Bringmann, Walter Lange, Martin Bogdan
title_fullStr	Eingebettete Systeme Entwurf, Modellierung und Synthese Oliver Bringmann, Walter Lange, Martin Bogdan
title_full_unstemmed	Eingebettete Systeme Entwurf, Modellierung und Synthese Oliver Bringmann, Walter Lange, Martin Bogdan
title_short	Eingebettete Systeme
title_sort	eingebettete systeme entwurf modellierung und synthese
title_sub	Entwurf, Modellierung und Synthese
topic	Eingebettetes System (DE-588)4396978-1 gnd Elektrotechnik (DE-588)4014390-9 gnd Logiksynthese (DE-588)4348178-4 gnd Computerarchitektur (DE-588)4048717-9 gnd Personal Computer (DE-588)4115533-6 gnd Systementwurf (DE-588)4261480-6 gnd Technische Informatik (DE-588)4196734-3 gnd
topic_facet	Eingebettetes System Elektrotechnik Logiksynthese Computerarchitektur Personal Computer Systementwurf Technische Informatik Lehrbuch
url	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030525664&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT bringmannoliver entwurfundsynthesevoneingebettetensysthemensystemen AT langewalter entwurfundsynthesevoneingebettetensysthemensystemen AT bogdanmartin entwurfundsynthesevoneingebettetensysthemensystemen AT degruyteroldenbourg entwurfundsynthesevoneingebettetensysthemensystemen AT bringmannoliver eingebettetesystemeentwurfmodellierungundsynthese AT langewalter eingebettetesystemeentwurfmodellierungundsynthese AT bogdanmartin eingebettetesystemeentwurfmodellierungundsynthese AT degruyteroldenbourg eingebettetesystemeentwurfmodellierungundsynthese

Holdings

There is no print copy available.

Interlibrary loan Place Request Caution: Not in THWS collection! Indexes

MARC

Record in the Search Index

There is no print copy available.

Similar Items