Holdings: Rechnerarchitektur :: THWS Bibkatalog

Rechnerarchitektur: Einführung in den Aufbau moderner Computer

Saved in:

Bibliographic Details
Main Author:	Hellmann, Roland 1978- (Author)
Format:	Book
Language:	German
Published:	Berlin ; Boston De Gruyter Oldenbourg [2016]
Edition:	2., korrigierte Auflage
Series:	De Gruyter Oldenbourg Studium
Subjects:	Computerarchitektur Lehrbuch
Online Access:	Inhaltsverzeichnis
Item Description:	Literaturverzeichnis: Seite 339-340
Physical Description:	XIV, 348 Seiten Illustrationen, Diagramme
ISBN:	9783110496659 3110496658

Staff View

MARC


LEADER	00000nam a2200000 c 4500
001	BV043797555
003	DE-604
005	20180529
007	t
008	160927s2016 gw a\|\|\| \|\|\|\| 00\|\|\| ger d
015			\|a 16,N24 \|2 dnb
015			\|a 16,A50 \|2 dnb
016	7		\|a 1102907774 \|2 DE-101
020			\|a 9783110496659 \|c EUR 29.95 (DE), EUR 30.30 (AT) \|9 978-3-11-049665-9
020			\|a 3110496658 \|9 3-11-049665-8
035			\|a (OCoLC)951826167
035			\|a (DE-599)BVBBV043797555
040			\|a DE-604 \|b ger \|e rda
041	0		\|a ger
044			\|a gw \|c XA-DE-BY
049			\|a DE-1050 \|a DE-M347 \|a DE-B768 \|a DE-522 \|a DE-706 \|a DE-11 \|a DE-91G \|a DE-862 \|a DE-703 \|a DE-92 \|a DE-1051 \|a DE-860 \|a DE-859 \|a DE-2070s \|a DE-573 \|a DE-83 \|a DE-29T \|a DE-20 \|a DE-355 \|a DE-12 \|a DE-526 \|a DE-384
082	0		\|a 004.22 \|2 22/ger
082	0		\|a 004.35 \|2 22/ger
084			\|a ST 150 \|0 (DE-625)143594: \|2 rvk
084			\|a 004 \|2 sdnb
084			\|a DAT 200f \|2 stub
100	1		\|a Hellmann, Roland \|d 1978- \|e Verfasser \|0 (DE-588)1034281925 \|4 aut
245	1	0	\|a Rechnerarchitektur \|b Einführung in den Aufbau moderner Computer \|c Roland Hellmann
250			\|a 2., korrigierte Auflage
264		1	\|a Berlin ; Boston \|b De Gruyter Oldenbourg \|c [2016]
264		4	\|c © 2016
300			\|a XIV, 348 Seiten \|b Illustrationen, Diagramme
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
490	0		\|a De Gruyter Oldenbourg Studium
500			\|a Literaturverzeichnis: Seite 339-340
650	0	7	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|2 gnd \|9 rswk-swf
655		7	\|0 (DE-588)4123623-3 \|a Lehrbuch \|2 gnd-content
689	0	0	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|D s
689	0		\|5 DE-604
776	0	8	\|i Erscheint auch als \|n Online-Ausgabe, PDF \|z 978-3-11-049664-2
776	0	8	\|i Erscheint auch als \|n Online-Ausgabe, ePub \|z 978-3-11-049536-2
856	4	2	\|m DNB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=029208978&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
999			\|a oai:aleph.bib-bvb.de:BVB01-029208978

Record in the Search Index

DE-BY-862_location	2000
DE-BY-FWS_call_number	2000/ST 150 H477(2)
DE-BY-FWS_katkey	632612
DE-BY-FWS_media_number	083000516979
_version_	1824553916665167872
adam_text	INHALTSVERZEICHNIS VORWORT ZUR 2. AUFLAGE V VORWORT VI INHALTSVERZEICHNIS IX TEIL 1: GRUNDLAGEN 1 1 EINLEITUNG 3 1.1 GRUNDBEGRIFFE.....................................................................................................................3 1.2 EINHEITEN............................................................................................................................. 5 1.3 GESCHICHTE..........................................................................................................................6 1.4 ARTEN VON COMPUTERN.........................................................................................................8 2 ALLGEMEINER AUFBAU EINES COMPUTERSYSTEMS 15 2.1 BLOCKDIAGRAMM UND GRUNDLEGENDE ABLAEUFE...................................................................15 2.2 DETAILLIERTERES COMPUTERMODELL.....................................................................................18 2.3 SPEICHER UND E/A-BAUSTEINE........................................................................................... 19 2.4 PROZESSOR UND BUSSE......................................................................................................... 22 2.5 TAXONOMIEN..................................................................................................................... 25 3 PERFORMANCE UND PERFORMANCEVERBESSERUNG 27 3.1 ANGABE DER RECHENLEISTUNG............................................................................................. 27 3.2 CACHING............................................................................................................................30 3.2.1 CACHING BEIM LESEN VON DATEN ..................................................................................... 30 3.2.2 CACHING BEIM SCHREIBEN VON D ATEN..............................................................................32 3.2.3 CACHEABLE AREA................................................................................................................ 34 3.2.4 CACHE-HIERARCHIEN...........................................................................................................35 3.3 PIPELINING ................................ 37 4 VERBREITETE RECHNERARCHITEKTUREN 43 4.1 CISC-ARCHITEKTUR............................................................................................................43 4.2 RISC-ARCHITEKTUR.......................................................................... 44 4.3 VON-NEUMANN-ARCHITEKTUR..........................................................................................48 4.4 HARVARD-ARCHITEKTUR........................................................................................................51 TEIL 2: DIGITALTECHNIK 55 5 GRUNDLEGENDE B OOLESCH E VERKNUEPFUNGEN 57 5.1 BOOLESCHE ALGEBRA UND DIGITALTECHNIK ....................................................................... 57 5.2 GATTER................................................................................................................................ 58 5.2.1 TREIBER UND IDENTITAET........................................................................................................59 5.2.2 INVERTER UND N EGATION.................................................................................................... 61 5.2.3 UND-GATTER UND KONJUNKTION........................................................................................62 5.2.4 NAND.............................................................................................................................. 65 5.2.5 ODER-GATTER UND DISJUNKTION ...................................................................................... 66 5.2.6 N O R ................................................................................................................................. 67 5.2.7 XOR UND ANTIVALENZ.......................................................................................................68 5.2.8 XNOR UND AEQUIVALENZ.................................................................................................. 70 5.3 GESETZE DER BOOLESCHEN ALGEBRA......................................................................... 71 6 KOMPLEXERE SCHALTNETZ-KOMPONENTEN 73 6.1 ADRESSDECODER...................................................................................................................73 6.2 MULTIPLEXER UND DEMULTIPLEXER ..................................................................................... 75 6.2.1 MULTIPLEXER 2:1................................................................................................................ 75 6.2.2 DEMULTIPLEXER 1:2 ...........................................................................................................76 6.2.3 MULTIPLEXER N: 1................................................................................................................ 78 6.2.4 DEMULTIPLEXER 1 :N ...........................................................................................................79 6.2.5 MULTIPLEXER M X N :N ........................................................................................................80 6.3 VARIANTEN DER SCHALTZEICHEN...........................................................................................82 6.4 DIGITALER KOMPARATOR......................................................................................................84 6.5 ADDIERER........................................................................................................................... 85 6.6 A L U ................................................................................................................................. 86 7 SCHALTWERKE 89 7.1 RS-FLIPFLOP.......................................................................................................................89 7.2 ARTEN VON EINGAENGEN.......................................................................................................91 7.2.1 VORRANGIGE EINGAENGE........................................................................................................ 91 7.2.2 TAKTZUSTANDSSTEUERUNG................................................................................................... 92 7.2.3 TAKTFLANKENSTEUERUNG......................................................................................................93 7.2.4 ASYNCHRONE EINGAENGE.................................................................................................... 94 7.3 D-FLIPFLOP..........................................................................................................................94 7.4 REGISTER UND SCHIEBEREGISTER..........................................................................................95 7.5 T-FLIPFLOP.........................................................................................................................97 7.6 JK-FLIPFLOP.......................................................................................................................98 7.7 ZAEHLER............................................................................................................................... 99 TEIL 3: ARITHMETIK 101 8 ZAHLENDARSTELLUNG 103 8.1 VORZEICHEN-BETRAGS-DARSTELLUNG...................................................................................104 8.2 EINERKOMPLEMENT.......................................................................................................... 107 8.3 ZWEIERKOMPLEMENT........................................................................................................ 110 9 ARITHMETISCHE UND LOGISCHE OPERATIONEN 115 9.1 ARITHMETISCHE OPERATIONEN........................................................................ . .................. 115 9.2 LOGISCHE OPERATIONEN.................................................................................................... 117 9.3 BITOPERATIONEN IN C UND C + + ....................................................................................... 122 10 RECHNEN MIT VORZEICHENLOSEN DUALZAHLEN 123 10.1 ADDITION UND SUBTRAKTION ............................................................................................. 123 10.2 MULTIPLIKATION UND DIVISION......................................................................................... 127 11 RECHNEN IN DER VORZEICHEN-BETRAGSDARSTELLUNG 135 11.1 ADDITION UND SUBTRAKTION............................................................................................. 135 11.2 MULTIPLIKATION UND DIVISION......................................................................................... 137 12 RECHNEN IM ZWEIERKOMPLEMENT 139 12.1 ADDITION UND SUBTRAKTION............................................................................................. 139 12.2 MULTIPLIKATION UND DIVISION......................................................................................... 142 12.3 FAZIT.................................................................................................................................142 13 GANZZAHL-RECHENWERK 145 13.1 BEISPIEL-RECHENWERK.....................................................................................................146 13.2 ERGAENZENDE BETRACHTUNGEN.............................................................................................149 13.3 BEISPIEL: ADDITION.......................................................................................................... 153 13.4 BEISPIEL MULTIPLIKATION ....................... 157 14 GLEITKOMMARECHENWERK 167 14.1 DARSTELLUNG VON GLEITKOMMAZAHLEN............................................................................ 168 14.2 UMWANDLUNG VON DEZIMALBRUECHEN IN DUALBRUECHE ................................................... 171 14.3 EIN BEISPIEL-GLEITKOMMARECHENWERK.........................................................................174 14.3.1 ADDITION UND SUBTRAKTION............................................................................................. 175 14.3.2 MULTIPLIKATION.................................................................................................................177 14.3.3 DIVISION.......................................................................................................................... 179 TEIL 4: PROZESSOREN 181 15 MASCHINENSPRACHE 183 16 STEUERWERK 189 17 MIKROPROGRAMMIERUNG 193 17.1 KONZEPT.......................................................................................................................... 193 17.2 BEISPIEL-MIKROPROGRAMMSTEUERUNG ............................................................................. 194 17.3 BEFEHLSSATZENTWURF........................................................................................................203 17.4 ERWEITERUNG DER MIKROPROGRAMMSTEUERUNG ............................. 207 18 SPEZIELLE TECHNIKEN UND ABLAEUFE IM PROZESSOR 213 18.1 BEFEHLSZYKLUS................................................................................................................ 213 18.2 STRATEGIEN BEI PROGRAMMVERZWEIGUNGEN......................................................................215 18.3 OUT OF ORDER EXECUTION................................................................................................224 18.4 64-BIT-ERWEITERUNGEN.....................................................................................................224 18.5 SICHERHEITSFEATURES........................................................................................................226 19 MULTIPROZESSORSYSTEME 229 19.1 ANSAETZE ZUR PERFORMANCESTEIGERUNG............................................................................229 19.2 AUFWAND FUER PARALLELISIERUNG...................................................................................... 232 19.3 TOPOLOGIEN.................................................................................................................... 234 19.4 DATENUEBERTRAGUNG........................................................................................................... 236 19.5 SOFTWARE FUER MULTIPROZESSORSYSTEME...........................................................................237 19.6 SPEICHERZUGRIFF.............................................................................................................. 239 19.7 KONSISTENZ..................................................................................................................... 239 20 DIGITALE SIGNALPROZESSOREN 243 20.1 EINSATZGEBIETE................................................................................................................. 243 20.2 ZEITABHAENGIGE SIGNALE UND SIGNALVERARBEITUNGSKETTE................................................244 20.3 ANALOGE VORVERARBEITUNG UND A/D-WANDLUNG............................................................245 20.4 SPEKTRALANALYSE.............................................................................................................. 249 20.5 OPERATIONEN IM FREQUENZBEREICH................................................................................ 255 20.6 D/A-WANDLUNG UND ANALOGE NACHBEARBEITUNG...........................................................258 20.7 ARCHITEKTUR-BESONDERHEITEN VON D S P .........................................................................258 TEIL 5: SPEICHER UND PERIPHERIE 261 21 SPEICHERBAUSTEINE 263 21.1 ARTEN VON SPEICHERMEDIEN...........................................................................................263 21.2 HALBLEITER-SPEICHER.........................................................................................................264 21.3 STATISCHES UND DYNAMISCHES R A M ..............................................................................265 21.4 SPEICHERORGANISATION AUF CHIPEBENE............................................................................ 266 21.5 INTERFACING UND PROTOKOLLE............................................................................................273 21.6 SPEICHERMODULE.............................................................................................................. 278 21.7 FLASH SPEICHER............................................................................................................... 282 22 SPEICHERVERWALTUNG 285 22.1 PROGRAMME UND PROZESSE.............................................................................................285 22.2 VIRTUELLER SPEICHER.........................................................................................................286 22.3 SEGMENTIERUNG UND SWAPPING ..................................................................................... 292 22.4 PAGING.............................................................................................................................294 23 DATENUEBERTRAGUNG UND SCHNITTSTELLEN 301 23.1 LEITUNGSTHEORIE................................................................................................................301 23.2 SERIELLE UND PARALLELE DATENUEBERTRAGUNG .................................................................... 303 23.3 DAS OSI-MODELL............................................................................................................305 23.4 CODIERUNG.......................................................................................................................309 23.4.1 NRZ-CODIERUNG.............................................................................................................309 23.4.2 MANCHESTER-CODIERUNG...................................................................................................310 23.4.3 NRZI-CODIERUNG...........................................................................................................312 23.4.4 MLT3-CODIERUNG...........................................................................................................312 23.4.5 BIT STUFFING, 4B/5B- UND 8B/10B-CODIERUNG.............................................................313 23.5 FEHLERERKENNUNG UND FEHLERKORREKTUR................................................. 314 23.6 BEISPIEL USB................................................................................................................. 321 24 FESTPLATTE 325 24.1 AUFBAU............................................................................................................................325 24.2 DATENORGANISATION.........................................................................................................325 24.3 PARTIONIERUNG UND FORMATIERUNG................................................................................. 326 24.4 SERIAL-ATA-SCHNITTSTELLE............................................................................................... 326 24.5 PERFORMANCE.................................................................................................................. 327 24.6 VERFUEGBARKEIT................................................................................................................. 327 25 OPTISCHE DATENSPEICHER 331 25.1 STANDARDS........................................................................................................................331 25.2 AUFBAU............................................................................................................................332 25.3 VERFUEGBARKEIT................................................................................................................. 333 25.4 LESE VERFAHREN................................................................................................................ 334 25.5 VERMEIDUNG, ERKENNUNG UND KORREKTUR VON FEHLERN ...................................... .,335 ZUSAMMENFASSUNG UND SCHLUSSWORTE 337 LITERATURVERZEICHNIS 339 INDEX 341
any_adam_object	1
author	Hellmann, Roland 1978-
author_GND	(DE-588)1034281925
author_facet	Hellmann, Roland 1978-
author_role	aut
author_sort	Hellmann, Roland 1978-
author_variant	r h rh
building	Verbundindex
bvnumber	BV043797555
classification_rvk	ST 150
classification_tum	DAT 200f
ctrlnum	(OCoLC)951826167 (DE-599)BVBBV043797555
dewey-full	004.22 004.35
dewey-hundreds	000 - Computer science, information, general works
dewey-ones	004 - Computer science
dewey-raw	004.22 004.35
dewey-search	004.22 004.35
dewey-sort	14.22
dewey-tens	000 - Computer science, information, general works
discipline	Informatik
edition	2., korrigierte Auflage
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02095nam a2200505 c 4500</leader><controlfield tag="001">BV043797555</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20180529 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">160927s2016 gw a\|\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">16,N24</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">16,A50</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1102907774</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783110496659</subfield><subfield code="c">EUR 29.95 (DE), EUR 30.30 (AT)</subfield><subfield code="9">978-3-11-049665-9</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3110496658</subfield><subfield code="9">3-11-049665-8</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)951826167</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV043797555</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-BY</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-1050</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-B768</subfield><subfield code="a">DE-522</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-91G</subfield><subfield code="a">DE-862</subfield><subfield code="a">DE-703</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-2070s</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-355</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-526</subfield><subfield code="a">DE-384</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">004.22</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">004.35</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 150</subfield><subfield code="0">(DE-625)143594:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">004</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 200f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Hellmann, Roland</subfield><subfield code="d">1978-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1034281925</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Rechnerarchitektur</subfield><subfield code="b">Einführung in den Aufbau moderner Computer</subfield><subfield code="c">Roland Hellmann</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">2., korrigierte Auflage</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin ; Boston</subfield><subfield code="b">De Gruyter Oldenbourg</subfield><subfield code="c">[2016]</subfield></datafield><datafield tag="264" ind1=" " ind2="4"><subfield code="c">© 2016</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XIV, 348 Seiten</subfield><subfield code="b">Illustrationen, Diagramme</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">De Gruyter Oldenbourg Studium</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Literaturverzeichnis: Seite 339-340</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe, PDF</subfield><subfield code="z">978-3-11-049664-2</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe, ePub</subfield><subfield code="z">978-3-11-049536-2</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=029208978&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-029208978</subfield></datafield></record></collection>
genre	(DE-588)4123623-3 Lehrbuch gnd-content
genre_facet	Lehrbuch
id	DE-604.BV043797555
illustrated	Illustrated
indexdate	2025-02-20T06:43:29Z
institution	BVB
isbn	9783110496659 3110496658
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-029208978
oclc_num	951826167
open_access_boolean
owner	DE-1050 DE-M347 DE-B768 DE-522 DE-706 DE-11 DE-91G DE-BY-TUM DE-862 DE-BY-FWS DE-703 DE-92 DE-1051 DE-860 DE-859 DE-2070s DE-573 DE-83 DE-29T DE-20 DE-355 DE-BY-UBR DE-12 DE-526 DE-384
owner_facet	DE-1050 DE-M347 DE-B768 DE-522 DE-706 DE-11 DE-91G DE-BY-TUM DE-862 DE-BY-FWS DE-703 DE-92 DE-1051 DE-860 DE-859 DE-2070s DE-573 DE-83 DE-29T DE-20 DE-355 DE-BY-UBR DE-12 DE-526 DE-384
physical	XIV, 348 Seiten Illustrationen, Diagramme
publishDate	2016
publishDateSearch	2016
publishDateSort	2016
publisher	De Gruyter Oldenbourg
record_format	marc
series2	De Gruyter Oldenbourg Studium
spellingShingle	Hellmann, Roland 1978- Rechnerarchitektur Einführung in den Aufbau moderner Computer Computerarchitektur (DE-588)4048717-9 gnd
subject_GND	(DE-588)4048717-9 (DE-588)4123623-3
title	Rechnerarchitektur Einführung in den Aufbau moderner Computer
title_auth	Rechnerarchitektur Einführung in den Aufbau moderner Computer
title_exact_search	Rechnerarchitektur Einführung in den Aufbau moderner Computer
title_full	Rechnerarchitektur Einführung in den Aufbau moderner Computer Roland Hellmann
title_fullStr	Rechnerarchitektur Einführung in den Aufbau moderner Computer Roland Hellmann
title_full_unstemmed	Rechnerarchitektur Einführung in den Aufbau moderner Computer Roland Hellmann
title_short	Rechnerarchitektur
title_sort	rechnerarchitektur einfuhrung in den aufbau moderner computer
title_sub	Einführung in den Aufbau moderner Computer
topic	Computerarchitektur (DE-588)4048717-9 gnd
topic_facet	Computerarchitektur Lehrbuch
url	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=029208978&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT hellmannroland rechnerarchitektureinfuhrungindenaufbaumodernercomputer

Holdings

Indexes

THWS Schweinfurt Zentralbibliothek Lesesaal

Holdings details from THWS Schweinfurt Zentralbibliothek Lesesaal
Call Number:	2000 ST 150 H477(2)
Copy 1	ausleihbar Available Place a Hold

MARC

Record in the Search Index

THWS Schweinfurt Zentralbibliothek Lesesaal

Similar Items