(2012). SystemVerilog for Verification: A Guide to Learning the Testbench Language Features (3rd ed. 2012.). Springer US. https://doi.org/10.1007/978-1-4614-0715-7
Chicago-Zitierstil (17. Ausg.)SystemVerilog for Verification: A Guide to Learning the Testbench Language Features. 3rd ed. 2012. Boston, MA: Springer US, 2012. https://doi.org/10.1007/978-1-4614-0715-7.
MLA-Zitierstil (9. Ausg.)SystemVerilog for Verification: A Guide to Learning the Testbench Language Features. 3rd ed. 2012. Springer US, 2012. https://doi.org/10.1007/978-1-4614-0715-7.
Achtung: Diese Zitate sind unter Umständen nicht zu 100% korrekt.