Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata:
Saved in:
| Main Author: | |
|---|---|
| Format: | Thesis Book |
| Language: | German |
| Published: |
Berlin
Mensch-und-Buch-Verl.
2002
|
| Subjects: | |
| Online Access: | Inhaltsverzeichnis |
| Physical Description: | IX, 251 S. graph. Darst. 21 cm |
| ISBN: | 3898204502 |
Staff View
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV039875562 | ||
| 003 | DE-604 | ||
| 005 | 20120214 | ||
| 007 | t | ||
| 008 | 120208s2002 d||| m||| 00||| ger d | ||
| 015 | |a 03,N07,0715 |2 dnb | ||
| 015 | |a 03,A12,1259 |2 dnb | ||
| 016 | 7 | |a 966072790 |2 DE-101 | |
| 020 | |a 3898204502 |c kart. : EUR 24.00, sfr 48.00 |9 3-89820-450-2 | ||
| 024 | 3 | |a 9783898204507 | |
| 035 | |a (OCoLC)780112690 | ||
| 035 | |a (DE-599)DNB966072790 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-739 | ||
| 084 | |a ST 153 |0 (DE-625)143597: |2 rvk | ||
| 100 | 1 | |a Beyer, Dirk |d 1972- |e Verfasser |0 (DE-588)124429041 |4 aut | |
| 245 | 1 | 0 | |a Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata |c Dirk Beyer |
| 264 | 1 | |a Berlin |b Mensch-und-Buch-Verl. |c 2002 | |
| 300 | |a IX, 251 S. |b graph. Darst. |c 21 cm | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 502 | |a Zugl.: Cottbus, Brandenburgische Techn. Univ., Diss., 2002 | ||
| 650 | 0 | 7 | |a Verteiltes System |0 (DE-588)4238872-7 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Reaktives System |0 (DE-588)4637514-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Verifikation |0 (DE-588)4135577-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Zeitbehafteter Automat |0 (DE-588)4713349-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Zustandsgraph |0 (DE-588)4139305-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Binäres Entscheidungsdiagramm |0 (DE-588)4530728-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Formale Methode |0 (DE-588)4333722-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Modularität |0 (DE-588)4240639-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Reaktives System |0 (DE-588)4637514-4 |D s |
| 689 | 0 | 1 | |a Zeitbehafteter Automat |0 (DE-588)4713349-1 |D s |
| 689 | 0 | 2 | |a Modularität |0 (DE-588)4240639-0 |D s |
| 689 | 0 | 3 | |a Formale Methode |0 (DE-588)4333722-3 |D s |
| 689 | 0 | 4 | |a Binäres Entscheidungsdiagramm |0 (DE-588)4530728-3 |D s |
| 689 | 0 | 5 | |a Zustandsgraph |0 (DE-588)4139305-3 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Verteiltes System |0 (DE-588)4238872-7 |D s |
| 689 | 1 | 1 | |a Verifikation |0 (DE-588)4135577-5 |D s |
| 689 | 1 | |8 1\p |5 DE-604 | |
| 856 | 4 | 2 | |m Digitalisierung UB Passau |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=024734786&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-024734786 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
Record in the Search Index
| _version_ | 1804148818650857472 |
|---|---|
| adam_text | Inhaltsverzeichnis
Danksagung
v
Vorwort und Übersicht xi
1 Thematische Einordnung 1
1.1 Allgemeine Begriffe und Definitionen................... 2
1.2 Bestehende Ansätze, Probleme, Herausforderungen............ 6
1.2.1 Modellierungsformalismen..................... 7
1.2.2 Verifikationsverfahren und Repräsentationen........... 10
1.2.3 Werkzeuge............................. 14
1.2.4 Modellierung und Verifikation hybrider Systeme......... 18
1.2.5 Fallstudien............................. 20
1.3 Abgrenzung................................. 21
2 Modellierungsformalismus für Realzeit-Systeme:
Cottbus
Timed Automata
23
2.1 Mathematische Notationen und Begriffe.................. 23
2.2
Timed Automata ..............................
26
2.2.1 Beispiel: nMOS-Transistor..................... 26
2.2.2 Definition.............................. 26
2.2.3 Parallele Komposition....................... 28
2.3 Modularität - Erster Schritt zur Bewältigung großer Systeme....... 29
2.3.1 Module............................... 31
2.3.2 Beispiel: AND-Schaltkreis..................... 32
2.3.3 Komposition............................ 34
2.3.4 Instanziierung............................ 38
2.4 Interpretationen von
Timed Automata...................
40
2.4.1 Semantik
I:
Kontinuierliches Transitionssystem.......... 40
2.4.2 Semantik
II:
Erreichbare Zustände................. 41
2.4.3 Semantik
III:
Ganzzahliges Transitionssystem........... 43
2.4.4 Semantik
IV:
Sichtbare Spuren................... 48
2.4.5 Beziehung der verschiedenen Semantiken zueinander....... 49
2.5 Zusammenfassung ............................. 49
Effiziente Verifikation von Cottbus
Timed Automata
51
3.1 Erreichbarkeitsanalyse........................... 52
3.2 BDD-Repräsentation - Zweiter Schritt zur Bewältigung großer Systeme . 53
3.2.1
Binary Decision Diagrams
- Einführung.............. 53
3.2.2 Diskrete Variablen......................... 54
3.2.3
Binary Decision Diagrams
- formale
Definition
.......... 56
3.2.4 Operationen............................. 56
3.2.5 Variablenordnung.......................... 58
3.2.6 BDDs für Transitionsrelationen und Erreichbarkeitsmengen ... 60
3.3 Effizienz durch statisches Variablenordnen................. 62
3.3.1 Kommunikationsgraph und Variablenordnung........... 63
3.3.2 Obere Schranke für die Transitionsrelation ............ 66
3.3.3 Finden guter Variablenordnungen für CTA-Modelle........ 72
3.3.4 Beispiel: Fischers Protokoll.................... 73
3.3.5 Variablenordnen aufgrund der Größenschätzung.......... 74
3.4 Verfeinerungsanalyse - Dritter Schritt zur Bewältigung großer Systeme . 79
3.4.1 Abstraktion und Verfeinerung................... 80
3.4.2 Simulationsrelation......................... 82
3.5 Weitere Techniken zur Effizienzverbesserung............... 84
3.5.1 Gesonderte Behandlung der Zeit-Transitionsrelation....... 84
3.5.2 Repräsentation der diskreten Transitionsrelation.......... 85
3.5.3 Ordnung der diskreten Transitionen................ 90
3.5.4 On-the-fly-Analyse......................... 91
3.5.5 Wahl der Hash-Funktion...................... 95
3.5.6 Behandlung inaktiver Uhren.................... 95
3.5.7 Zeitabhängigkeiten explizit modellieren.............. 97
3.6 Zusammenfassung ............................. 100
Modellierung und Verifikation hybrider Systeme 103
4.1 Modellierung................................ 103
4.1.1 Mathematische Notationen und Begriffe.............. 104
4.1.2 Beispiel: Bahnschranke ...................... 106
4.1.3 Hybride Automaten......................... 108
4.1.4 Parallele Komposition....................... 109
4.1.5 Abgeleitete Automatenklassen................... 110
4.1.6 Modularität............................. 117
4.1.7 Beispiel: Steuerung Bahnübergang................. 118
4.2 Interpretationen hybrider Automaten.................... 122
4.2.1 Semantik
I:
Kompositionelles Update-System........... 122
4.2.2 Semantik
II:
Kontinuierliches Transitionssystem......... 127
4.3 Verifikation................................. 128
4.3.1 Erreichbarkeitsanalyse....................... 128
4.3.2 DDM-Repräsentation........................ 131
4.4 Zusammenfassung ............................. 139
5 Validierung: Verifikationsframework Rabbit 141
5.1 Architektur................................. 141
5.1.1 Architekturentscheidungen und Entwurfsprinzipien........ 144
5.1.2 Repräsentation von Konfigurationsmengen und Transitionssystemen 146
5.1.3 DDM-Bibliothek.......................... 149
5.1.4 BDD-Bibliothek.......................... 150
5.2 Modellierungssprache............................ 151
5.2.1 Module............................... 152
5.2.2 Schnittstellen............................ 153
5.2.3 Instanziierungen.......................... 156
5.2.4 Automaten............................. 156
5.2.5 Gültigkeitsbereiche......................... 157
5.3 Verifikationssprache............................. 157
5.3.1 Erreichbarkeitsanalyse....................... 157
5.3.2 Verfeinerungsanalyse........................ 161
5.4 Empirische Ergebnisse........................... 164
5.4.1 Hybride Beispiele.......................... 164
5.4.2 Realzeit-Beispiele und Performance-Vergleich.......... 171
5.5 Zusammenfassung ............................. 183
6 Fallstudie Fertigungsanlage 185
6.1 Vorbetrachtungen: Dokumente und Prozeß-Phasen ............ 186
6.2 Von der Idee über das Modell zum Programm............... 188
6.3 Beschreibung der Fertigungsanlage und ihrer Anforderungen....... 190
6.3.1 Überblick.............................. 190
6.3.2 Komponenten............................ 191
6.3.3 Typischer Fertigungsablauf..................... 192
6.4 Modellierung................................ 195
6.4.1 Modell der physischen Umgebung................. 196
6.4.2 Modell der Steuerung........................ 203
6.4.3 Modell des Werkstücks mit Abarbeitungsprogramm ....... 209
6.4.4 Virtuelle Komponenten zur Verringerung der Komplexität .... 210
6.5 Spezifikation und Verifikation ....................... 210
6.5.1 Einige Sicherheitsanforderungen der Anlage ........... 211
6.5.2 Annahmen über den Initialzustand der Umgebung ........ 212
6.5.3 Spezifikation der verbotenen Konfigurationsmengen....... 212
6.5.4 Erreichbarkeitsanalyse....................... 214
6.5.5 Verfeinerungsanalyse........................ 216
6.6 Zusammenfassung ............................. 219
7 Zusammenfassung und Ausblick 221
Literaturverzeichnis 231
|
| any_adam_object | 1 |
| author | Beyer, Dirk 1972- |
| author_GND | (DE-588)124429041 |
| author_facet | Beyer, Dirk 1972- |
| author_role | aut |
| author_sort | Beyer, Dirk 1972- |
| author_variant | d b db |
| building | Verbundindex |
| bvnumber | BV039875562 |
| classification_rvk | ST 153 |
| ctrlnum | (OCoLC)780112690 (DE-599)DNB966072790 |
| discipline | Informatik |
| format | Thesis Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02501nam a2200577 c 4500</leader><controlfield tag="001">BV039875562</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20120214 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">120208s2002 d||| m||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">03,N07,0715</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">03,A12,1259</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">966072790</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3898204502</subfield><subfield code="c">kart. : EUR 24.00, sfr 48.00</subfield><subfield code="9">3-89820-450-2</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783898204507</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)780112690</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB966072790</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-739</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 153</subfield><subfield code="0">(DE-625)143597:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Beyer, Dirk</subfield><subfield code="d">1972-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)124429041</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata</subfield><subfield code="c">Dirk Beyer</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin</subfield><subfield code="b">Mensch-und-Buch-Verl.</subfield><subfield code="c">2002</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">IX, 251 S.</subfield><subfield code="b">graph. Darst.</subfield><subfield code="c">21 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="a">Zugl.: Cottbus, Brandenburgische Techn. Univ., Diss., 2002</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Verteiltes System</subfield><subfield code="0">(DE-588)4238872-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Reaktives System</subfield><subfield code="0">(DE-588)4637514-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Verifikation</subfield><subfield code="0">(DE-588)4135577-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Zeitbehafteter Automat</subfield><subfield code="0">(DE-588)4713349-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Zustandsgraph</subfield><subfield code="0">(DE-588)4139305-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Binäres Entscheidungsdiagramm</subfield><subfield code="0">(DE-588)4530728-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Formale Methode</subfield><subfield code="0">(DE-588)4333722-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Modularität</subfield><subfield code="0">(DE-588)4240639-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Reaktives System</subfield><subfield code="0">(DE-588)4637514-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Zeitbehafteter Automat</subfield><subfield code="0">(DE-588)4713349-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Modularität</subfield><subfield code="0">(DE-588)4240639-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Formale Methode</subfield><subfield code="0">(DE-588)4333722-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Binäres Entscheidungsdiagramm</subfield><subfield code="0">(DE-588)4530728-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">Zustandsgraph</subfield><subfield code="0">(DE-588)4139305-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Verteiltes System</subfield><subfield code="0">(DE-588)4238872-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Verifikation</subfield><subfield code="0">(DE-588)4135577-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">Digitalisierung UB Passau</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=024734786&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-024734786</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV039875562 |
| illustrated | Illustrated |
| indexdate | 2024-07-10T00:13:11Z |
| institution | BVB |
| isbn | 3898204502 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-024734786 |
| oclc_num | 780112690 |
| open_access_boolean | |
| owner | DE-739 |
| owner_facet | DE-739 |
| physical | IX, 251 S. graph. Darst. 21 cm |
| publishDate | 2002 |
| publishDateSearch | 2002 |
| publishDateSort | 2002 |
| publisher | Mensch-und-Buch-Verl. |
| record_format | marc |
| spelling | Beyer, Dirk 1972- Verfasser (DE-588)124429041 aut Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata Dirk Beyer Berlin Mensch-und-Buch-Verl. 2002 IX, 251 S. graph. Darst. 21 cm txt rdacontent n rdamedia nc rdacarrier Zugl.: Cottbus, Brandenburgische Techn. Univ., Diss., 2002 Verteiltes System (DE-588)4238872-7 gnd rswk-swf Reaktives System (DE-588)4637514-4 gnd rswk-swf Verifikation (DE-588)4135577-5 gnd rswk-swf Zeitbehafteter Automat (DE-588)4713349-1 gnd rswk-swf Zustandsgraph (DE-588)4139305-3 gnd rswk-swf Binäres Entscheidungsdiagramm (DE-588)4530728-3 gnd rswk-swf Formale Methode (DE-588)4333722-3 gnd rswk-swf Modularität (DE-588)4240639-0 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Reaktives System (DE-588)4637514-4 s Zeitbehafteter Automat (DE-588)4713349-1 s Modularität (DE-588)4240639-0 s Formale Methode (DE-588)4333722-3 s Binäres Entscheidungsdiagramm (DE-588)4530728-3 s Zustandsgraph (DE-588)4139305-3 s DE-604 Verteiltes System (DE-588)4238872-7 s Verifikation (DE-588)4135577-5 s 1\p DE-604 Digitalisierung UB Passau application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=024734786&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Beyer, Dirk 1972- Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata Verteiltes System (DE-588)4238872-7 gnd Reaktives System (DE-588)4637514-4 gnd Verifikation (DE-588)4135577-5 gnd Zeitbehafteter Automat (DE-588)4713349-1 gnd Zustandsgraph (DE-588)4139305-3 gnd Binäres Entscheidungsdiagramm (DE-588)4530728-3 gnd Formale Methode (DE-588)4333722-3 gnd Modularität (DE-588)4240639-0 gnd |
| subject_GND | (DE-588)4238872-7 (DE-588)4637514-4 (DE-588)4135577-5 (DE-588)4713349-1 (DE-588)4139305-3 (DE-588)4530728-3 (DE-588)4333722-3 (DE-588)4240639-0 (DE-588)4113937-9 |
| title | Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata |
| title_auth | Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata |
| title_exact_search | Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata |
| title_full | Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata Dirk Beyer |
| title_fullStr | Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata Dirk Beyer |
| title_full_unstemmed | Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata Dirk Beyer |
| title_short | Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata |
| title_sort | formale verifikation von realzeit systemen mittels cottbus timed automata |
| topic | Verteiltes System (DE-588)4238872-7 gnd Reaktives System (DE-588)4637514-4 gnd Verifikation (DE-588)4135577-5 gnd Zeitbehafteter Automat (DE-588)4713349-1 gnd Zustandsgraph (DE-588)4139305-3 gnd Binäres Entscheidungsdiagramm (DE-588)4530728-3 gnd Formale Methode (DE-588)4333722-3 gnd Modularität (DE-588)4240639-0 gnd |
| topic_facet | Verteiltes System Reaktives System Verifikation Zeitbehafteter Automat Zustandsgraph Binäres Entscheidungsdiagramm Formale Methode Modularität Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=024734786&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT beyerdirk formaleverifikationvonrealzeitsystemenmittelscottbustimedautomata |