Verfügbarkeit: Digitaltechnik

Digitaltechnik: ein Lehr- und Übungsbuch

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Urbanski, Klaus 1942- (VerfasserIn), Woitowitz, Roland 1941- (VerfasserIn)
Format:	Buch
Sprache:	German
Veröffentlicht:	Berlin [u.a.] Springer 2004
Ausgabe:	4., neu bearb. und erw. Aufl.
Schriftenreihe:	Springer-Lehrbuch Engineering online library
Schlagworte:	Digitaltechnik - Lehrbuch Digitaltechnik Lehrbuch
Online-Zugang:	Inhaltsverzeichnis
Beschreibung:	XV, 533 S. graph. Darst.
ISBN:	3540401806

Internformat

MARC


LEADER	00000nam a2200000 c 4500
001	BV017430960
003	DE-604
005	20050127
007	t
008	030819s2004 gw d\|\|\| \|\|\|\| 00\|\|\| ger d
016	7		\|a 968517226 \|2 DE-101
020			\|a 3540401806 \|9 3-540-40180-6
035			\|a (OCoLC)249082310
035			\|a (DE-599)BVBBV017430960
040			\|a DE-604 \|b ger \|e rakddb
041	0		\|a ger
044			\|a gw \|c DE
049			\|a DE-20 \|a DE-Aug4 \|a DE-M347 \|a DE-859 \|a DE-862 \|a DE-1102 \|a DE-1046 \|a DE-573 \|a DE-1043 \|a DE-860 \|a DE-706 \|a DE-522 \|a DE-523 \|a DE-526 \|a DE-634
084			\|a ZN 5600 \|0 (DE-625)157468: \|2 rvk
100	1		\|a Urbanski, Klaus \|d 1942- \|e Verfasser \|0 (DE-588)115702342 \|4 aut
245	1	0	\|a Digitaltechnik \|b ein Lehr- und Übungsbuch \|c Klaus Urbanski ; Roland Woitowitz
250			\|a 4., neu bearb. und erw. Aufl.
264		1	\|a Berlin [u.a.] \|b Springer \|c 2004
300			\|a XV, 533 S. \|b graph. Darst.
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
490	0		\|a Springer-Lehrbuch
490	0		\|a Engineering online library
650		4	\|a Digitaltechnik - Lehrbuch
650	0	7	\|a Digitaltechnik \|0 (DE-588)4012303-0 \|2 gnd \|9 rswk-swf
655		7	\|0 (DE-588)4123623-3 \|a Lehrbuch \|2 gnd-content
689	0	0	\|a Digitaltechnik \|0 (DE-588)4012303-0 \|D s
689	0		\|5 DE-604
700	1		\|a Woitowitz, Roland \|d 1941- \|e Verfasser \|0 (DE-588)115702369 \|4 aut
856	4	2	\|m DNB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010502751&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
999			\|a oai:aleph.bib-bvb.de:BVB01-010502751

Datensatz im Suchindex

DE-BY-862_location	2000
DE-BY-FWS_call_number	2000/ZN 5600 U72(4)
DE-BY-FWS_katkey	200235
DE-BY-FWS_media_number	083000378866
_version_	1806195538039668736
adam_text	INHALTSVERZEICHNIS 1 ZAHLENSYSTEME ........................................................................................................ 1 1.1 ALLGEMEINES ZAHLENSYSTEM.............................................................................. 1 1.2 DUAL-, OKTAL- UND HEXADEZIMALSYSTEM............................................................ 2 1.3 KONVERTIERUNG ZWISCHEN DEN ZAHLENSYSTEMEN................................................. 3 1.4 ARITHMETISCHE OPERATIONEN IM DUALSYSTEM..................................................... 5 1.4.1 DIE DUALE ADDITION ............................................................................... 5 1.4.2 DIE DUALE SUBTRAKTION........................................................................... 5 1.4.3 DIE MULTIPLIKATION VON DUALZAHLEN (BOOTH-ALGORITHMUS) ................... 10 1.4.4 DIE DIVISION VON DUALZAHLEN (RESTORING-METHODE)............................. 11 1.5 DIE DARSTELLUNG GEBROCHENER ZAHLEN IM DUALSYSTEM ...................................... 13 2 LOGISCHE FUNKTIONEN.............................................................................................. 15 2.1 GRUNDBEGRIFFE.................................................................................................. 15 2.1.1 LOGIK-PEGEL UND LOGIK-ZUSTAND EINER BINAEREN VARIABLEN .................... 15 2.1.2 ZUORDNUNGSSYSTEME.............................................................................. 16 2.1.3 SIGNALNAMEN IN DER DIGITALTECHNIK ....................................................... 20 2.2 VERGLEICH ZWISCHEN ANALOGER UND DIGITALER PHYSIKALISCHER GROESSE ................... 20 2.3 SCHALTALGEBRA ................................................................................................... 22 2.3.1 VERKNUEPFUNGSZEICHEN........................................................................... 22 2.3.2 DEFINITION DER LOGISCHEN FUNKTIONEN.................................................... 24 2.3.3 SCHALTSYMBOLE ...................................................................................... 25 2.3.4 RECHENREGELN DER SCHALTALGEBRA ........................................................... 28 2.3.5 LOGIKSTUFEN .......................................................................................... 30 2.3.6 REALISIERUNG DER GRUNDVERKNUEPFUNGEN IN NAND- UND NOR-TECHNIK 31 2.3.7 NORMALFORM EINER LOGISCHEN FUNKTION ................................................. 33 2.4 MINIMIEREN LOGISCHER FUNKTIONEN ................................................................... 35 2.4.1 ALLGEMEINES ......................................................................................... 35 2.4.2 MINIMIERUNGSVERFAHREN........................................................................ 37 2.4.3 KARNAUGH-VEITCH-DIAGRAMM (KV-DIAGRAMM) .................................... 38 2.4.3.1 KV-DIAGRAMM FUER ZWEI EINGANGSVARIABLEN ............................ 39 2.4.3.2 KV-DIAGRAMM FUER DREI EINGANGSVARIABLEN.............................. 41 2.4.3.3 KV-DIAGRAMM FUER VIER EINGANGSVARIABLEN.............................. 44 2.4.3.4 KV-DIAGRAMM FUER FUENF EINGANGSVARIABLEN ............................. 46 3 TECHNISCHE REALISIERUNG DIGITALER SCHALTUNGEN ................................................... 49 3.1 UEBERBLICK UEBER DIE TECHNOLOGISCHE ENTWICKLUNG ............................................. 49 3.2 REALISIERUNGSKONZEPTE NACH EINFUEHRUNG INTEGRIERTER SCHALTKREISE................... 49 3.3 CHARAKTERISTISCHE EIGENSCHAFTEN DIGITALER INTEGRIERTER SCHALTKREISE ................. 52 3.3.1 LASTFAKTOREN ......................................................................................... 53 3.3.2 STOERSPANNUNGSABSTAND .......................................................................... 53 3.3.3 SCHALTZEITEN .......................................................................................... 54 X INHALTSVERZEICHNIS 3.4 BAUSTEINFAMILIEN .............................................................................................. 56 3.4.1 TRANSISTOR-TRANSISTOR-LOGIK (TTL) ....................................................... 56 3.4.1.1 DIGITALE SCHALTUNGEN IN STANDARD-TTL .................................... 56 3.4.1.2 DIGITALE SCHALTUNGEN IN SCHOTTKY-TTL..................................... 57 3.4.1.3 TTL-SCHALTUNGEN MIT SPEZIELLER AUSGANGSSTUFE....................... 59 3.4.1.4 REALISIERUNG DER PEGEL-ZUSTAENDE AN TTL-EINGAENGEN............... 61 3.4.2 INTEGRIERTE SCHALTUNGEN IN MOS-TECHNIK ............................................. 64 3.4.3 EMITTER COUPLED LOGIC (ECL)............................................................... 69 3.4.4 TRENDS BEI DER TECHNOLOGISCHEN WEITERENTWICKLUNG ............................. 71 3.5 ANWENDERSPEZIFISCHE BAUSTEINE (APPLICATION SPECIFIC ICS) ............................ 71 3.5.1 FULLCUSTOM ICS...................................................................................... 72 3.5.2 GATE ARRAY............................................................................................. 72 3.5.3 STANDARDZELLEN IC.................................................................................. 72 3.6 PROGRAMMIERBARE LOGIK ................................................................................... 73 3.6.1 PROGRAMMABLE LOGIC DEVICE PLD ........................................................ 73 3.6.2 COMPLEX PROGRAMMABLE LOGIC DEVICE (CPLD) ................................... 79 3.6.3 FIELD PROGRAMMABLE GATE ARRAY FPGA ................................................ 81 3.6.3.1 ALLGEMEINER AUFBAU EINES FPGAS ........................................... 81 3.6.3.2 FPGA MIT ANTIFUSE-LINK.......................................................... 81 3.6.3.3 FPGA MIT SRAM-VERBINDUNGSELEMENT................................... 84 4 VHDL ALS ENTWURFS- UND SIMULATIONSSPRACHE ..................................................... 91 4.1 EINFUEHRUNG IN VHDL ....................................................................................... 91 4.2 MOTIVATION ZUM ERLERNEN VON VHDL IN EINEM GRUNDKURS.............................. 91 4.3 GRUNDLAGEN....................................................................................................... 92 4.4 ENTITY-DEKLARATION............................................................................................ 93 4.4.1 EINFACHE ENTITY-DEKLARATION OHNE PARAMETERUEBERGABE ......................... 96 4.4.2 ERWEITERTE ENTITY-DEKLARATION MIT PARAMETERUEBERGABE ......................... 97 4.4.3 ENTITY-DECLARATION MIT ENTITY-ANWEISUNGEN......................................... 97 4.5 ARCHITECTURE...................................................................................................... 98 4.5.1 VERHALTENSBESCHREIBUNG (BEHAVIORAL DESCRIPTION) ................................ 98 4.5.2 NEBENLAEUFIGE ANWEISUNGEN IN DER VERHALTENSBESCHREIBUNG................. 98 4.5.2.1 NEBENLAEUFIGE SIGNALZUWEISUNG ................................................ 99 4.5.2.2 WHEN-ELSE-ANWEISUNG ............................................................ 100 4.5.2.3 WITH-SELECT-WHEN-ANWEISUNG ................................................ 100 4.5.2.4 ANWENDUNGSBEISPIELE MIT NEBENLAEUFIGEN ANWEISUNGEN .......... 101 4.5.3 PROZESS-ANWEISUNG............................................................................... 103 4.5.4 SEQUENTIELLE ANWEISUNGEN IN DER VERHALTENSBESCHREIBUNG................... 104 4.5.4.1 SEQUENTIELLE SIGNALZUWEISUNG.................................................. 104 4.5.4.2 SEQUENTIELLE VARIABLENZUWEISUNG ............................................ 105 4.5.4.3 IF-THEN-ELSE-ANWEISUNG .......................................................... 105 4.5.4.4 CASE-WHEN-ANWEISUNG............................................................ 105 4.5.4.5 FOR-LOOP-ANWEISUNG............................................................... 106 4.5.4.6 WHILE-LOOP-ANWEISUNG........................................................... 106 4.5.4.7 NEXT- UND EXIT-ANWEISUNG....................................................... 106 4.5.4.8 ANWENDUNGSBEISPIELE MIT PROZESS UND SEQUENTIELLEN ANWEISUNGEN ........................................................................... 106 4.5.5 STRUKTURBESCHREIBUNG (STRUCTURAL DESCRIPTION) ...................................... 107 4.6 UNTERPROGRAMME .............................................................................................. 110 4.6.1 PROZEDUREN ............................................................................................ 110 4.6.2 FUNKTIONEN ............................................................................................ 111 INHALTSVERZEICHNIS XI 4.7 WEITERFUEHRENDE KAPITEL ................................................................................... 113 4.7.1 ASSERTION- UND REPORT-ANWEISUNG ....................................................... 113 4.7.2 ALIAS-DEKLARATION ................................................................................. 114 4.7.3 UEBERLADEN (OVERLOADING) ..................................................................... 114 4.7.4 AUFLOESUNGSFUNKTIONEN (RESOLUTION FUNCTIONS)...................................... 115 4.7.5 PACKAGE UND USE-ANWEISUNG............................................................... 115 4.7.6 BIBLIOTHEKEN......................................................................................... 118 4.7.7 GENERATE-ANWEISUNG............................................................................ 118 4.7.8 BLOCK-ANWEISUNG................................................................................. 119 4.7.9 KONFIGURATION....................................................................................... 119 4.7.9.1 KONFIGURATION FUER VHDL-MODELLE MIT VERHALTENSBESCHREIBUNG........................................................... 120 4.7.9.2 KOMPONENTEN-KONFIGURATION .................................................. 120 4.7.9.3 BLOCK-KONFIGURATION ............................................................... 122 4.8 VHDL-GRUNDBEGRIFFE ZUM NACHSCHLAGEN....................................................... 124 4.8.1 BEZEICHNER (IDENTIFIER) ......................................................................... 124 4.8.2 DATENOBJEKTE UND OBJEKTKLASSEN .......................................................... 125 4.8.2.1 KONSTANTEN .............................................................................. 126 4.8.2.2 VARIABLEN................................................................................. 126 4.8.2.3 SIGNALE..................................................................................... 126 4.8.3 DATENTYPEN ........................................................................................... 127 4.8.3.1 SKALARE DATENTYPEN (SCALAR TYPES)........................................... 128 4.8.3.2 ZUSAMMENGESETZTE DATENTYPEN (COMPOSITE TYPES) ................. 130 4.8.3.3 SUBTYPES .................................................................................. 133 4.8.3.4 ATTRIBUTE .................................................................................. 134 4.8.4 OPERATOREN UND OPERANDEN .................................................................. 135 4.9 TESTEN VON VHDL-MODELLEN........................................................................... 137 4.9.1 SIMULATIONSTECHNIKEN ........................................................................... 137 4.9.2 TESTBENCH MIT TESTVEKTOREN ................................................................. 138 4.9.3 TESTBENCH MIT EIN- UND AUSGABEDATEI.................................................. 141 5 KOMBINATORISCHE SCHALTUNGEN .............................................................................. 147 5.1 CODIERSCHALTUNGEN........................................................................................... 147 5.1.1 ALPHANUMERISCHER CODE....................................................................... 147 5.1.2 NUMERISCHER CODE................................................................................ 148 5.2 MULTIPLEXER UND DEMULTIPLEXER ....................................................................... 153 5.2.1 MULTIPLEXER........................................................................................... 153 5.2.2 DEMULTIPLEXER....................................................................................... 155 5.3 ADDIERER........................................................................................................... 156 6 SEQUENTIELLE SCHALTUNGEN ....................................................................................... 161 6.1 ELEMENTARE SCHALTWERKE .................................................................................. 161 6.1.1 DIGITALE OSZILLATOREN ............................................................................ 161 6.1.2 MONOSTABILE KIPPSTUFEN (MONOFLOPS) .................................................. 164 6.1.3 BISTABILE KIPPSTUFEN (FLIPFLOPS)........................................................... 165 6.1.3.1 UNGETAKTETES RS-FLIPFLOP (RS-LATCH) ..................................... 166 6.1.3.2 EINZUSTANDSGESTEUERTE FLIPFLOPS .............................................. 169 6.1.3.3 EINFLANKENGESTEUERTE FLIPFLOPS ................................................ 171 6.2 ZAEHLER .............................................................................................................. 180 6.2.1 ASYNCHRONE ZAEHLER............................................................................... 180 6.2.1.1 ASYNCHRONER DUALZAEHLER.......................................................... 180 XII INHALTSVERZEICHNIS 6.2.1.2 ASYNCHRONER MODULO-M-ZAEHLER ............................................... 182 6.2.2 SYNCHRONE ZAEHLER.................................................................................. 184 6.2.2.1 SYNCHRONER DUALZAEHLER............................................................. 184 6.2.2.2 SYNCHRONER MODULO-M-ZAEHLER.................................................. 189 6.3 SCHIEBEREGISTER ................................................................................................. 191 6.3.1 REALISIERUNG MIT FLANKENGESTEUERTEN D-FLIPFLOPS.................................. 192 6.3.2 ANWENDUNGSGEBIETE.............................................................................. 194 6.3.2.1 SERIELLE DATENUEBERTRAGUNG........................................................ 194 6.3.2.2 RECHENOPERATIONEN................................................................... 194 6.3.2.3 RUECKGEKOPPELTE SCHIEBEREGISTER .............................................. 195 6.4 SYSTEMATISCHE BESCHREIBUNG DER SCHALTWERKE.................................................. 197 6.4.1 GRUNDLAGEN DER AUTOMATENTHEORIE ........................................................ 197 6.4.2 DAS ZUSTANDSDIAGRAMM UND DIE ZUSTANDSFOLGETABELLE .......................... 199 6.4.2.1 ZUSTANDSDIAGRAMM ................................................................... 199 6.4.2.2 ZUSTANDSFOLGETABELLE ................................................................ 201 6.4.2.3 ZUSTANDSREDUZIERUNG ................................................................ 203 6.5 ASYNCHRONE SCHALTWERKE.................................................................................. 204 6.6 GRUNDLAGEN SYNCHRONER SCHALTWERKE................................................................ 206 6.6.1 RESET-LOGIK ZUR VORGABE DES ANFANGSZUSTANDS.................................... 206 6.6.2 ASYNCHRONE UND SYNCHRONE EINGABE ..................................................... 207 6.6.3 KOMBINATORISCHE AUSGABE UND REGISTERAUSGABE .................................. 207 6.7 BEISPIEL FUER DIE ANALYSE SYNCHRONER SCHALTWERKE ............................................ 209 6.8 BEISPIELE FUER DEN ENTWURF SYNCHRONER SCHALTWERKE ......................................... 210 7 DIGITALE HALBLEITERSPEICHER..................................................................................... 219 7.1 SCHREIB-/LESESPEICHER (RAM).......................................................................... 220 7.1.1 STATISCHES RAM (SRAM)...................................................................... 221 7.1.2 DYNAMISCHES RAM (DRAM) ............................................................... 224 7.1.3 DAS FAST-PAGE-MODE-DRAM (FPM-DRAM) ....................................... 229 7.1.4 DAS ENHANCED DRAM (EDRAM)......................................................... 230 7.1.5 DAS EXTENDED-DATA-OUTPUT-DRAM (EDO-DRAM) ............................. 230 7.1.6 BURST EXTENDED DATA OUTPUT DRAM (BEDO-DRAM) ......................... 231 7.1.7 DAS SYNCHRONE DRAM (SDRAM)........................................................ 232 7.1.8 DAS ENHANCED SDRAM (ESDRAM) .................................................... 234 7.1.9 DAS DOUBLE DATA RATE SDRAM (DDR SDRAM)................................. 235 7.1.10 QUASISTATISCHES DYNAMISCHES RAM ...................................................... 240 7.1.11 DUAL-PORT-RAM UND VIDEO-RAM ........................................................ 241 7.1.12 FIRST-IN/FIRST-OUT-SPEICHER (FIFO-SPEICHER) ........................................ 245 7.1.13 DAS FRAM............................................................................................ 247 7.1.14 DAS MRAM........................................................................................... 252 7.2 FESTWERTSPEICHER (ROM) .................................................................................. 255 7.2.1 MASKENPROGRAMMIERTES ROM............................................................... 255 7.2.2 PROGRAMMIERBARES ROM (PROM) ........................................................ 257 7.2.3 UV-LOESCHBARES, PROGRAMMIERBARES ROM (EPROM) ............................ 257 7.2.4 ELEKTRISCH LOESCHBARE, PROGRAMMIERBARE ROMS (EAROM, EEPROM) . 258 7.2.5 NICHTFLUECHTIGE RAMS (NON VOLATILE RAMS, NOVRAMS) ................... 260 7.2.6 FLASH-SPEICHER (FLASH MEMORY)............................................................ 261 7.3 ENTWURF KOMPLEXER SPEICHERSYSTEME ............................................................... 264 7.4 TABELLARISCHE UEBERSICHT UEBER VERFUEGBARE SPEICHERBAUSTEINE ............................ 268 8 ANALOG-DIGITAL- UND DIGITAL-ANALOG-UMSETZER ..................................................... 271 INHALTSVERZEICHNIS XIII 8.1 DAS WESEN VON ANALOG-DIGITAL-UMSETZERN .................................................... 271 8.2 ANWENDUNGEN VON ANALOG-DIGITAL- UND DIGITAL-ANALOG-UMSETZERN .............. 273 8.3 SYSTEME ZUR UMSETZUNG ANALOGER IN DIGITALE SIGNALE UND DIGITALER IN ANALOGE SIGNALE ............................................................................. 275 8.3.1 DAS ABTASTTHEOREM............................................................................... 276 8.3.2 DAS ABTASTHALTEGLIED (AHG) ................................................................ 277 8.3.2.1 FORDERUNGEN AN EIN ABTASTHALTEGLIED WAEHREND DER ABTASTPHASE 280 8.3.2.2 FORDERUNGEN AN EIN ABTASTHALTEGLIED WAEHREND DER HALTEPHASE. 280 8.3.2.3 FORDERUNGEN AN EIN ABTASTHALTEGLIED BEZUEGLICH DER UMSCHALTCHARAKTERISTIK ............................................................. 281 8.3.3 ERREICHBARE GENAUIGKEIT FUER ADUS MIT EINER CODEWORTLAENGE VON N BIT 284 8.3.4 DIGITALCODES FUER ADUS UND DAUS....................................................... 286 8.4 PRINZIPIEN DER ANALOG-DIGITAL-UMSETZUNG ...................................................... 288 8.4.1 DAS PARALLELVERFAHREN ........................................................................... 288 8.4.2 DAS WAEGEVERFAHREN.............................................................................. 290 8.4.2.1 ANALOG-DIGITAL-UMSETZER MIT SUKZESSIVER APPROXIMATION...... 292 8.4.2.2 ANALOG-DIGITAL-UMSETZER NACH DEM WAEGEPRINZIP IN KASKADENSTRUKTUR ................................................................... 293 8.4.3 DAS ZAEHLVERFAHREN................................................................................ 295 8.4.4 DAS ERWEITERTE PARALLELVERFAHREN .......................................................... 296 8.4.4.1 DAS ALLGEMEINE PRINZIP DES ERWEITERTEN PARALLELVERFAHRENS ..... 296 8.4.4.2 DER PIPELINE-ANALOG-DIGITAL-UMSETZER................................... 299 8.4.5 DAS ERWEITERTE ZAEHLVERFAHREN ............................................................... 301 8.4.6 SONDERFORMEN VON ANALOG-DIGITAL-UMSETZERN..................................... 302 8.4.6.1 INDIREKTE VERFAHREN ................................................................. 302 8.4.6.2 DER SIGMA-DELTA-UMSETZER ..................................................... 306 8.4.6.3 DIE NICHTLINEARE ANALOG-DIGITAL-UMSETZUNG ........................... 309 8.5 PRINZIPIEN DER DIGITAL-ANALOG-UMSETZUNG ...................................................... 309 8.5.1 DIE SUMMATION GEWICHTETER STROEME..................................................... 311 8.5.2 UMSETZER MIT R-2R-LEITERNETZWERK ..................................................... 312 8.6 EIGENSCHAFTEN REALER AD- UND DA-UMSETZER .................................................. 313 8.6.1 STATISCHE FEHLER .................................................................................... 314 8.6.1.1 DIE QUANTISIERUNGSFEHLER......................................................... 314 8.6.1.2 DER OFFSETFEHLER....................................................................... 315 8.6.1.3 DER VERSTAERKUNGSFEHLER ........................................................... 316 8.6.1.4 DIE NICHTLINEARITAET................................................................... 316 8.6.1.5 DIE DIFFERENTIELLE NICHTLINEARITAET.............................................. 317 8.6.1.6 DER MONOTONIEFEHLER ............................................................... 317 8.6.1.7 DIE BETRIEBSSPANNUNGSABHAENGIGKEIT DER WANDLERPARAMETER ... 317 8.6.2 DYNAMISCHE FEHLER............................................................................... 318 8.6.2.1 DIE EINSCHWINGZEIT ................................................................. 318 8.6.2.2 DER SIGNAL-RAUSCH-ABSTAND UND DIE EFFEKTIVE AUFLOESUNG...... 319 8.6.2.3 HARMONISCHE VERZERRUNGEN ..................................................... 320 8.6.2.4 DAS HISTOGRAMM...................................................................... 320 8.6.2.5 GLITCH-FLAECHE........................................................................... 321 8.7 BETRIEB VON ANALOG-DIGITAL-UMSETZERN........................................................... 321 8.7.1 BETRIEB VON UNIVERSAL-ANALOG-DIGITAL-UMSETZERN............................... 322 8.7.2 BETRIEB VON ANALOG-DIGITAL-UMSETZERN MIT MIKROPROZESSOR-INTERFACE 324 9 MIKROPROZESSOREN UND MIKROCONTROLLER .............................................................. 327 9.1 GRUNDLAGEN DER MIKROPROZESSORTECHNIK .......................................................... 327 XIV INHALTSVERZEICHNIS 9.2 ANWENDUNGSBEREICHE UND TRENDS .................................................................... 329 9.3 DIE STRUKTUR EINES MIKRORECHNERS .................................................................... 331 9.4 AUFBAU UND FUNKTION EINES 8-BIT-MIKROPROZESSORS ......................................... 334 9.4.1 DIE HARDWARE-STRUKTUR DES MIKROPROZESSORS 8085 ............................... 335 9.4.2 DIE ARBEITSWEISE DES MIKROPROZESSORS 8085 ........................................ 339 9.4.2.1 DIE ZEITLICHE STRUKTUR DER BEFEHLSAUSFUEHRUNG .......................... 339 9.4.2.2 BEISPIEL FUER EINEN BEFEHLSZYKLUS IM LINIENDIAGRAMM ............. 342 9.5 AUFBAU UND FUNKTION DES MIKROCONTROLLERS 8051 ............................................ 343 9.5.1 DIE HARDWARE DES MIKROCONTROLLERS 8051 ............................................. 344 9.5.1.1 DIE ZENTRALEINHEIT .................................................................... 346 9.5.1.2 DIE SPEICHEREINHEIT .................................................................. 346 9.5.1.3 PARALLELE I/O-PORTS (8 BIT) ........................................................ 355 9.5.1.4 DIE TIMER DES MIKROCONTROLLERS 8051 ...................................... 359 9.5.1.5 GRUNDLAGEN DER SERIELLEN DATENUEBERTRAGUNG GEMAESS V.24 UND RS-232C............................................................................ 363 9.5.1.6 DIE SERIELLE SCHNITTSTELLE DES MIKROCONTROLLERS 8051 ................ 366 9.5.1.7 INTERRUPTS DES MIKROCONTROLLERS 8051 ....................................... 376 9.5.1.8 BETRIEBSARTEN MIT REDUZIERTEM STROMVERBRAUCH BEIM CONTROLLER 80C51 ..................................................................... 383 9.5.1.9 DIE ANSCHLUSS-BELEGUNG DES MIKROCONTROLLERS 8051............... 385 9.5.2 DIE ZEITLICHE STRUKTUR BEI DER BEFEHLSAUSFUEHRUNG ................................. 387 9.5.3 DIE SOFTWARE-STRUKTUR DES MIKROCONTROLLERS 8051 ................................ 390 9.5.3.1 DIE ADRESSIERUNGSARTEN DES MIKROCONTROLLERS 8051 ................. 390 9.5.3.2 DER BEFEHLSSATZ DES MIKROCONTROLLERS 8051 ............................. 391 9.5.4 DIE MODULARE PROGRAMMENTWICKLUNG FUER DEN MIKROCONTROLLERS 8051405 9.5.4.1 PRINZIPIEN DES SOFTWARE ENGINEERING ....................................... 405 9.5.4.2 DER MIKROCOMPUTER-DESIGN-ZYKLUS......................................... 409 9.5.4.3 BEISPIELE FUER 8051-ASSEMBLER- UND -C-PROGRAMME ................. 428 9.5.4.4 DIE EINBINDUNG VON ASSEMBLERROUTINEN IN C-PROGRAMME....... 438 9.6 DIE MIKROCONTROLLER-FAMILIE MCS51............................................................... 444 9.6.1 DER 8-BIT-MIKROCONTROLLER 80515 MIT INTERNEM ANALOG-DIGITAL-UMSETZER ..................................................................... 445 9.6.2 MIKROCONTROLLER-APPLIKATIONEN ............................................................. 446 10 UEBUNGSAUFGABEN MIT LOESUNGEN ............................................................................. 449 AUFGABE 1: MINIMIEREN LOGISCHER GLEICHUNGEN .................................................... 450 AUFGABE 2: MINIMIEREN LOGISCHER GLEICHUNGEN .................................................... 450 AUFGABE 3: MINIMIEREN LOGISCHER GLEICHUNGEN .................................................... 450 AUFGABE 4: MINIMIEREN LOGISCHER GLEICHUNGEN .................................................... 451 AUFGABE 5: ENTWURF EINES 2-BIT-VERGLEICHERS ....................................................... 452 AUFGABE 6: SCHALTNETZ ZUR WASSERSTANDSREGELUNG ................................................. 453 AUFGABE 7: WIDERSTANDSDIMENSIONIERUNG FUER GATTER MIT OFFENEM KOLLEKTOR ........ 455 AUFGABE 8: ANSTEUERUNG VON LEUCHTDIODEN.......................................................... 455 AUFGABE 9: VHDL-ENTWURF EINES ADDIERERS, TEST MIT EINER TESTBENCH MIT TESTVEKTOREN ......................................... 457 AUFGABE 10: DARSTELLUNG VON HEXADEZIMALZIFFERN AUF EINER 7-SEGMENT-ANZEIGE... 459 AUFGABE 11: ZUSTANDS- UND FLANKENGESTEUERTES D-FLIPFLOP..................................... 461 AUFGABE 12: ANALYSE EINES SCHALTWERKS MIT D-FLIPFLOPS........................................ 462 AUFGABE 13: ENTWURF EINES JK- UND EINES T-FLIPFLOPS MIT HILFE EINES D-FLIPF LOPS 463 AUFGABE 14: STEUERUNG EINER AMPELANLAGE............................................................. 464 AUFGABE 15: TESTBENCH FUER EINEN SYNCHRONEN DUALZAEHLER....................................... 467 INHALTSVERZEICHNIS XV AUFGABE 16: VHDL-ENTWURF DES PROGRAMMIERBAREN SYNCHRONZAEHLERS 74163....... 472 AUFGABE 17: SYNCHRONER MODULO-5-ZAEHLER ............................................................ 472 AUFGABE 18: ENTWURF EINES SYNCHRONEN SCHALTWERKS (MOORE-AUTOMAT) ................ 476 AUFGABE 19: ENTWURF EINES SYNCHRONEN SCHALTWERKS (MEALY-AUTOMAT)................. 479 AUFGABE 20: ENTWURF EINES SYNCHRONEN SCHALTWERKS MIT REGISTERAUSGABE ............ 484 AUFGABE 21: ENTWURF EINES SRAMS 1K X 8 BIT (VHDL-MODELL MIT TESTBENCH).... 486 AUFGABE 22: ENTWURF EINES SPEICHERSYSTEMS MIT 8-BIT-WORTBREITE........................ 491 AUFGABE 23: SPEICHERSYSTEM MIT 16-BIT-DATENBUS ................................................ 494 AUFGABE 24: MIKROCONTROLLERSYSTEM MIT EXTERNER SPEICHERERWEITERUNG................. 496 AUFGABE 25: TASTENDECODIERUNG MIT DEM MIKROCONTROLLER 8051............................ 497 11 ANHANG.................................................................................................................... 503 11.1 SCHALTSYMBOLE IN DER DIGITALTECHNIK................................................................ 503 11.1.1 FUNKTIONSBLOECKE ................................................................................... 503 11.1.2 BESCHREIBUNGSFELDER............................................................................. 506 11.1.3 ABHAENGIGKEITSNOTATION ......................................................................... 507 11.1.3.1 UND-ABHAENGIGKEIT (G)......................................................... 508 11.1.3.2 ODER-ABHAENGIGKEIT (V) ...................................................... 509 11.1.3.3 NEGATIONS-ABHAENGIGKEIT (N) ................................................. 509 11.1.3.4 VERBINDUNGS-ABHAENGIGKEIT (Z) ............................................. 510 11.1.3.5 SETZ- UND RUECKSETZ-ABHAENGIGKEIT (S, R)............................... 510 11.1.3.6 STEUER-ABHAENGIGKEIT (C) ....................................................... 511 11.1.3.7 FREIGABE-ABHAENGIGKEIT (EN) ................................................. 511 11.1.3.8 MODE-ABHAENGIGKEIT (M) ....................................................... 512 11.1.3.9 ADRESSEN-ABHAENGIGKEIT (A)................................................... 512 11.2 BEFEHLSLISTE DES MIKROCONTROLLERS 8051 ........................................................... 513 12 LITERATUR ................................................................................................................. 517 13 SACHVERZEICHNIS ...................................................................................................... 521
any_adam_object	1
author	Urbanski, Klaus 1942- Woitowitz, Roland 1941-
author_GND	(DE-588)115702342 (DE-588)115702369
author_facet	Urbanski, Klaus 1942- Woitowitz, Roland 1941-
author_role	aut aut
author_sort	Urbanski, Klaus 1942-
author_variant	k u ku r w rw
building	Verbundindex
bvnumber	BV017430960
classification_rvk	ZN 5600
ctrlnum	(OCoLC)249082310 (DE-599)BVBBV017430960
discipline	Elektrotechnik / Elektronik / Nachrichtentechnik
edition	4., neu bearb. und erw. Aufl.
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01660nam a2200409 c 4500</leader><controlfield tag="001">BV017430960</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20050127 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">030819s2004 gw d\|\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">968517226</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3540401806</subfield><subfield code="9">3-540-40180-6</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)249082310</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV017430960</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-20</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-862</subfield><subfield code="a">DE-1102</subfield><subfield code="a">DE-1046</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-522</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-526</subfield><subfield code="a">DE-634</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5600</subfield><subfield code="0">(DE-625)157468:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Urbanski, Klaus</subfield><subfield code="d">1942-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)115702342</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Digitaltechnik</subfield><subfield code="b">ein Lehr- und Übungsbuch</subfield><subfield code="c">Klaus Urbanski ; Roland Woitowitz</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">4., neu bearb. und erw. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin [u.a.]</subfield><subfield code="b">Springer</subfield><subfield code="c">2004</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XV, 533 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Springer-Lehrbuch</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Engineering online library</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Digitaltechnik - Lehrbuch</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Woitowitz, Roland</subfield><subfield code="d">1941-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)115702369</subfield><subfield code="4">aut</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010502751&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-010502751</subfield></datafield></record></collection>
genre	(DE-588)4123623-3 Lehrbuch gnd-content
genre_facet	Lehrbuch
id	DE-604.BV017430960
illustrated	Illustrated
indexdate	2024-08-01T16:24:50Z
institution	BVB
isbn	3540401806
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-010502751
oclc_num	249082310
open_access_boolean
owner	DE-20 DE-Aug4 DE-M347 DE-859 DE-862 DE-BY-FWS DE-1102 DE-1046 DE-573 DE-1043 DE-860 DE-706 DE-522 DE-523 DE-526 DE-634
owner_facet	DE-20 DE-Aug4 DE-M347 DE-859 DE-862 DE-BY-FWS DE-1102 DE-1046 DE-573 DE-1043 DE-860 DE-706 DE-522 DE-523 DE-526 DE-634
physical	XV, 533 S. graph. Darst.
publishDate	2004
publishDateSearch	2004
publishDateSort	2004
publisher	Springer
record_format	marc
series2	Springer-Lehrbuch Engineering online library
spellingShingle	Urbanski, Klaus 1942- Woitowitz, Roland 1941- Digitaltechnik ein Lehr- und Übungsbuch Digitaltechnik - Lehrbuch Digitaltechnik (DE-588)4012303-0 gnd
subject_GND	(DE-588)4012303-0 (DE-588)4123623-3
title	Digitaltechnik ein Lehr- und Übungsbuch
title_auth	Digitaltechnik ein Lehr- und Übungsbuch
title_exact_search	Digitaltechnik ein Lehr- und Übungsbuch
title_full	Digitaltechnik ein Lehr- und Übungsbuch Klaus Urbanski ; Roland Woitowitz
title_fullStr	Digitaltechnik ein Lehr- und Übungsbuch Klaus Urbanski ; Roland Woitowitz
title_full_unstemmed	Digitaltechnik ein Lehr- und Übungsbuch Klaus Urbanski ; Roland Woitowitz
title_short	Digitaltechnik
title_sort	digitaltechnik ein lehr und ubungsbuch
title_sub	ein Lehr- und Übungsbuch
topic	Digitaltechnik - Lehrbuch Digitaltechnik (DE-588)4012303-0 gnd
topic_facet	Digitaltechnik - Lehrbuch Digitaltechnik Lehrbuch
url	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010502751&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT urbanskiklaus digitaltechnikeinlehrundubungsbuch AT woitowitzroland digitaltechnikeinlehrundubungsbuch

Verfügbarkeit

Inhaltsverzeichnis

Schweinfurt Zentralbibliothek Lesesaal

Bestandesangaben von Schweinfurt Zentralbibliothek Lesesaal
Signatur:	2000 ZN 5600 U72(4)
Exemplar 1	ausleihbar Verfügbar Bestellen

MARC

Datensatz im Suchindex

Schweinfurt Zentralbibliothek Lesesaal

Ähnliche Einträge