Simulationsbasierte Bewertung fehlertoleranter Festkommarecheneinheiten: Modellierung in VHDL und kritische Betrachtung der Bewertungsmethodik
Saved in:
| Main Author: | |
|---|---|
| Format: | Book |
| Language: | German |
| Published: |
Düsseldorf
VDI-Verl.
2002
|
| Edition: | Als Ms. gedr. |
| Series: | Fortschritt-Berichte VDI
Reihe 20, Rechnerunterstützte Verfahren ; 345 |
| Subjects: | |
| Online Access: | Inhaltsverzeichnis |
| Item Description: | Zugl.: Erlangen-Nürnberg, Univ., Diss., 2001 |
| Physical Description: | VII, 91 S. graph. Darst. |
| ISBN: | 318334520X |
Staff View
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV014206433 | ||
| 003 | DE-604 | ||
| 005 | 20020328 | ||
| 007 | t | ||
| 008 | 020318s2002 d||| mm|| 00||| ger d | ||
| 016 | 7 | |a 964097907 |2 DE-101 | |
| 020 | |a 318334520X |9 3-18-334520-X | ||
| 035 | |a (OCoLC)76409528 | ||
| 035 | |a (DE-599)BVBBV014206433 | ||
| 040 | |a DE-604 |b ger |e rakwb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91G |a DE-29 |a DE-29T |a DE-210 |a DE-83 | ||
| 100 | 1 | |a Tschäche, Oliver |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Simulationsbasierte Bewertung fehlertoleranter Festkommarecheneinheiten |b Modellierung in VHDL und kritische Betrachtung der Bewertungsmethodik |c Oliver Tschäche |
| 250 | |a Als Ms. gedr. | ||
| 264 | 1 | |a Düsseldorf |b VDI-Verl. |c 2002 | |
| 300 | |a VII, 91 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Fortschritt-Berichte VDI : Reihe 20, Rechnerunterstützte Verfahren |v 345 | |
| 500 | |a Zugl.: Erlangen-Nürnberg, Univ., Diss., 2001 | ||
| 650 | 0 | 7 | |a Digitale integrierte Schaltung |0 (DE-588)4113313-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VHDL |0 (DE-588)4254792-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Bewertung |0 (DE-588)4006340-9 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Festkommarechnung |0 (DE-588)4485705-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Fehlertoleranz |0 (DE-588)4123192-2 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Signalprozessor |0 (DE-588)4054943-4 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Signalprozessor |0 (DE-588)4054943-4 |D s |
| 689 | 0 | 1 | |a Festkommarechnung |0 (DE-588)4485705-6 |D s |
| 689 | 0 | 2 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 0 | 3 | |a Digitale integrierte Schaltung |0 (DE-588)4113313-4 |D s |
| 689 | 0 | 4 | |a Fehlertoleranz |0 (DE-588)4123192-2 |D s |
| 689 | 0 | 5 | |a Bewertung |0 (DE-588)4006340-9 |D s |
| 689 | 0 | |5 DE-604 | |
| 830 | 0 | |a Fortschritt-Berichte VDI |v Reihe 20, Rechnerunterstützte Verfahren ; 345 |w (DE-604)BV021786833 |9 345 | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009739025&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-009739025 | |
Record in the Search Index
| _version_ | 1808226947542548480 |
|---|---|
| adam_text |
INHALTSVERZEICHNIS
1
EINLEITUNG
1
1.1
ANFORDERUNGEN
.
1
1.2
EINORDNUNG
DIESER
ARBEIT
.
2
1.3
INHALTSUEBERSICHT
.
2
1.4
BEITRAG
DIESER
ARBEIT
.
3
2
IMPLEMENTIERUNG DER
BIT/CORDIC
ALGORITHMEN
4
2.1
FUNKTIONSWEISE
.
4
2.2
RAHMENBEDINGUNGEN
.
6
2.2.1
KODIERUNG
UND
WERTEBEREICHE
DER
OPERANDEN
.
7
2.2.2
ITERATIONSTIEFE
.
7
2.3
IMPLEMENTIERUNG
.
8
2.3.1
IMPLEMENTIERUNG
IN
EINEM
EINZELNEN
KNOTEN
.
9
2.3.2
IMPLEMENTIERUNG
IN
SERIELL
VERSCHALTETEN
KNOTEN
.
10
2.3.3
STRUKTUR
DER
KNOTEN
.
11
2.3.4
VERGLEICH
DER
IMPLEMENTIERUNGSVARIANTEN
.
12
2.4
OPTIMIERUNG
.
14
2.5
VALIDIERUNG
.
16
3
REALISIERUNG
DER
KNOTEN
19
3.1
BITPARALLELE
IMPLEMENTIERUNG
.
22
3.2
BITREDUNDANTE
IMPLEMENTIERUNG
.
24
3.3
BITSERIELLE
IMPLEMENTIERUNG
.
28
3.4
VERGLEICH
DER
KNOTENTYPEN
.
30
4
IMPLEMENTIERUNG
DER
NETZE
36
4.1
INTERFACE
DER
NETZE
.
38
4.2
VALIDIERUNG
DER
MODELLE
.
39
4.3
TEST
DES
CHIPS
.
41
4.4
NETZTOPOLOGIEN
.
42
4.4.1
FUNKTIONALES
NETZ
.
42
4.4.2
MACRO-ROLLBACK
NETZ
.
44
4.4.3
MICRO-ROLLBACK
NETZ
.
47
4.4.4
ROLL-FORWARD
NETZ
.
51
4.4.5
TMR-NETZ
.
52
4.5
VERGLEICH
DER
NETZTOPOLOGIEN
.
54
5
FT-ANALYSE
57
5.1
EVALUIERUNGS-SZENARIO
.
57
5.1.1
TESTBENCH
.
59
5.1.2
GATTERBIBLIOTHEK
UND
FEHLENNODELL
.
60
5.1.3
SIMULATION
.
62
5.1.4
ANALYSE
.
63
5.2
BEWERTUNG
DER
REALISIERUNGEN
.
64
5.2.1
FUNKTIONALES
NETZ
.
65
5.2.2
MACRO-ROLLBACK
.
66
5.2.3
MICRO-ROLLBACK
.
67
5.2.4
TMR
.
68
5.3
BESTIMMUNG
DER
AUSFALLRATEN
.
69
5.4
AUSWERTUNG
UND
FOLGERUNGEN
.
70
6
SCHLUSS
75
6.1
ZUSAMMENFASSUNG
.
75
6.2
ERGEBNISSE
UND
FOLGERUNGEN
.
77
VI
A
STIMULI-GENERATOR
79
B
TRACEFILE
DATENFORMAT
81
C
FEHLERINJEKTOR
85
D
DETAILLIERTE
STRUKTURIERUNG
DER
ERGEBNISSE
87
LITERATURVERZEICHNIS
90
VN |
| any_adam_object | 1 |
| author | Tschäche, Oliver |
| author_facet | Tschäche, Oliver |
| author_role | aut |
| author_sort | Tschäche, Oliver |
| author_variant | o t ot |
| building | Verbundindex |
| bvnumber | BV014206433 |
| ctrlnum | (OCoLC)76409528 (DE-599)BVBBV014206433 |
| edition | Als Ms. gedr. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 cb4500</leader><controlfield tag="001">BV014206433</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20020328</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">020318s2002 d||| mm|| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">964097907</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">318334520X</subfield><subfield code="9">3-18-334520-X</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)76409528</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV014206433</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakwb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91G</subfield><subfield code="a">DE-29</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Tschäche, Oliver</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Simulationsbasierte Bewertung fehlertoleranter Festkommarecheneinheiten</subfield><subfield code="b">Modellierung in VHDL und kritische Betrachtung der Bewertungsmethodik</subfield><subfield code="c">Oliver Tschäche</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Düsseldorf</subfield><subfield code="b">VDI-Verl.</subfield><subfield code="c">2002</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">VII, 91 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Fortschritt-Berichte VDI : Reihe 20, Rechnerunterstützte Verfahren</subfield><subfield code="v">345</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Zugl.: Erlangen-Nürnberg, Univ., Diss., 2001</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitale integrierte Schaltung</subfield><subfield code="0">(DE-588)4113313-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Bewertung</subfield><subfield code="0">(DE-588)4006340-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Festkommarechnung</subfield><subfield code="0">(DE-588)4485705-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Fehlertoleranz</subfield><subfield code="0">(DE-588)4123192-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Signalprozessor</subfield><subfield code="0">(DE-588)4054943-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Signalprozessor</subfield><subfield code="0">(DE-588)4054943-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Festkommarechnung</subfield><subfield code="0">(DE-588)4485705-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Digitale integrierte Schaltung</subfield><subfield code="0">(DE-588)4113313-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Fehlertoleranz</subfield><subfield code="0">(DE-588)4123192-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">Bewertung</subfield><subfield code="0">(DE-588)4006340-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="830" ind1=" " ind2="0"><subfield code="a">Fortschritt-Berichte VDI</subfield><subfield code="v">Reihe 20, Rechnerunterstützte Verfahren ; 345</subfield><subfield code="w">(DE-604)BV021786833</subfield><subfield code="9">345</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009739025&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-009739025</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV014206433 |
| illustrated | Illustrated |
| indexdate | 2024-08-24T00:33:17Z |
| institution | BVB |
| isbn | 318334520X |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-009739025 |
| oclc_num | 76409528 |
| open_access_boolean | |
| owner | DE-91G DE-BY-TUM DE-29 DE-29T DE-210 DE-83 |
| owner_facet | DE-91G DE-BY-TUM DE-29 DE-29T DE-210 DE-83 |
| physical | VII, 91 S. graph. Darst. |
| publishDate | 2002 |
| publishDateSearch | 2002 |
| publishDateSort | 2002 |
| publisher | VDI-Verl. |
| record_format | marc |
| series | Fortschritt-Berichte VDI |
| series2 | Fortschritt-Berichte VDI : Reihe 20, Rechnerunterstützte Verfahren |
| spelling | Tschäche, Oliver Verfasser aut Simulationsbasierte Bewertung fehlertoleranter Festkommarecheneinheiten Modellierung in VHDL und kritische Betrachtung der Bewertungsmethodik Oliver Tschäche Als Ms. gedr. Düsseldorf VDI-Verl. 2002 VII, 91 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Fortschritt-Berichte VDI : Reihe 20, Rechnerunterstützte Verfahren 345 Zugl.: Erlangen-Nürnberg, Univ., Diss., 2001 Digitale integrierte Schaltung (DE-588)4113313-4 gnd rswk-swf VHDL (DE-588)4254792-1 gnd rswk-swf Bewertung (DE-588)4006340-9 gnd rswk-swf Festkommarechnung (DE-588)4485705-6 gnd rswk-swf Fehlertoleranz (DE-588)4123192-2 gnd rswk-swf Signalprozessor (DE-588)4054943-4 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Signalprozessor (DE-588)4054943-4 s Festkommarechnung (DE-588)4485705-6 s VHDL (DE-588)4254792-1 s Digitale integrierte Schaltung (DE-588)4113313-4 s Fehlertoleranz (DE-588)4123192-2 s Bewertung (DE-588)4006340-9 s DE-604 Fortschritt-Berichte VDI Reihe 20, Rechnerunterstützte Verfahren ; 345 (DE-604)BV021786833 345 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009739025&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Tschäche, Oliver Simulationsbasierte Bewertung fehlertoleranter Festkommarecheneinheiten Modellierung in VHDL und kritische Betrachtung der Bewertungsmethodik Fortschritt-Berichte VDI Digitale integrierte Schaltung (DE-588)4113313-4 gnd VHDL (DE-588)4254792-1 gnd Bewertung (DE-588)4006340-9 gnd Festkommarechnung (DE-588)4485705-6 gnd Fehlertoleranz (DE-588)4123192-2 gnd Signalprozessor (DE-588)4054943-4 gnd |
| subject_GND | (DE-588)4113313-4 (DE-588)4254792-1 (DE-588)4006340-9 (DE-588)4485705-6 (DE-588)4123192-2 (DE-588)4054943-4 (DE-588)4113937-9 |
| title | Simulationsbasierte Bewertung fehlertoleranter Festkommarecheneinheiten Modellierung in VHDL und kritische Betrachtung der Bewertungsmethodik |
| title_auth | Simulationsbasierte Bewertung fehlertoleranter Festkommarecheneinheiten Modellierung in VHDL und kritische Betrachtung der Bewertungsmethodik |
| title_exact_search | Simulationsbasierte Bewertung fehlertoleranter Festkommarecheneinheiten Modellierung in VHDL und kritische Betrachtung der Bewertungsmethodik |
| title_full | Simulationsbasierte Bewertung fehlertoleranter Festkommarecheneinheiten Modellierung in VHDL und kritische Betrachtung der Bewertungsmethodik Oliver Tschäche |
| title_fullStr | Simulationsbasierte Bewertung fehlertoleranter Festkommarecheneinheiten Modellierung in VHDL und kritische Betrachtung der Bewertungsmethodik Oliver Tschäche |
| title_full_unstemmed | Simulationsbasierte Bewertung fehlertoleranter Festkommarecheneinheiten Modellierung in VHDL und kritische Betrachtung der Bewertungsmethodik Oliver Tschäche |
| title_short | Simulationsbasierte Bewertung fehlertoleranter Festkommarecheneinheiten |
| title_sort | simulationsbasierte bewertung fehlertoleranter festkommarecheneinheiten modellierung in vhdl und kritische betrachtung der bewertungsmethodik |
| title_sub | Modellierung in VHDL und kritische Betrachtung der Bewertungsmethodik |
| topic | Digitale integrierte Schaltung (DE-588)4113313-4 gnd VHDL (DE-588)4254792-1 gnd Bewertung (DE-588)4006340-9 gnd Festkommarechnung (DE-588)4485705-6 gnd Fehlertoleranz (DE-588)4123192-2 gnd Signalprozessor (DE-588)4054943-4 gnd |
| topic_facet | Digitale integrierte Schaltung VHDL Bewertung Festkommarechnung Fehlertoleranz Signalprozessor Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009739025&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV021786833 |
| work_keys_str_mv | AT tschacheoliver simulationsbasiertebewertungfehlertoleranterfestkommarecheneinheitenmodellierunginvhdlundkritischebetrachtungderbewertungsmethodik |