Eine Hochsprachen-Programmierumgebung für FPGA-Prozessoren: Werkzeuge zur Programmentwicklung für den FPGA-Prozessor Enable++ zum Einsatz als 2nd-Level-Trigger in ATLAS
Saved in:
| Main Author: | |
|---|---|
| Format: | Thesis Book |
| Language: | German |
| Published: |
1997
|
| Subjects: | |
| Online Access: | Inhaltsverzeichnis |
| Physical Description: | XII, 205 S. graph. Darst. : 30 cm |
Staff View
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV013192323 | ||
| 003 | DE-604 | ||
| 007 | t | ||
| 008 | 000530s1997 gw d||| m||| 00||| ger d | ||
| 016 | 7 | |a 950979171 |2 DE-101 | |
| 035 | |a (OCoLC)258639262 | ||
| 035 | |a (DE-599)BVBBV013192323 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c DE | ||
| 049 | |a DE-29T |a DE-83 |a DE-11 |a DE-188 | ||
| 100 | 1 | |a Zoz, Ralf |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Eine Hochsprachen-Programmierumgebung für FPGA-Prozessoren |b Werkzeuge zur Programmentwicklung für den FPGA-Prozessor Enable++ zum Einsatz als 2nd-Level-Trigger in ATLAS |c Ralf Zoz |
| 264 | 1 | |c 1997 | |
| 300 | |a XII, 205 S. |b graph. Darst. : 30 cm | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 502 | |a Heidelberg, Univ., Diss., 1997 | ||
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a ATLAS |g Teilchendetektor |0 (DE-588)4375595-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Höhere Programmiersprache |0 (DE-588)4160367-9 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Programmierung |0 (DE-588)4076370-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Triggern |0 (DE-588)4186132-2 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a ATLAS |g Teilchendetektor |0 (DE-588)4375595-1 |D s |
| 689 | 0 | 1 | |a Triggern |0 (DE-588)4186132-2 |D s |
| 689 | 0 | 2 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 0 | 3 | |a Programmierung |0 (DE-588)4076370-5 |D s |
| 689 | 0 | 4 | |a Höhere Programmiersprache |0 (DE-588)4160367-9 |D s |
| 689 | 0 | |5 DE-604 | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008989376&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-008989376 | |
Record in the Search Index
| _version_ | 1812453246593138688 |
|---|---|
| adam_text |
INHALTSVERZEICHNIS
INHALTSVERZEICHNIS
*
ZUSAMMENFASSUNG_I
INHALTSVERZEICHNIS_III
ABBILDUNGSVERZEICHNIS_ VII
VERZEICHNIS DER BEISPIELE_IX
TABELLENVERZEICHNIS_XI
1 EINLEITUNG_ 1
2 DER SECOND-LEVEL-TRIGGER VON ATLAS-3
2.1 DAS TRIGGERSYSTEM VON ATLAS.4
2.2 DE IMPLEMENTERUNG DES 2ND-LEVEL-TRIGGERS VON ATLAS.6
2.2.1 IMPLEMENTIERUNGSVORSCHLAEGE DES LVL2-TRIGGERS
(TRIGGERARCHITEKTUREN).8
2.2.2 VERGLEICH ZWISCHEN DEN KONZEPTEN.13
2.3 DERTRT-TRIGGERALGORTTHMUS.I8
3 FPGA-PROZESSOREN_21
3.1 BAUELEMENTE VON FPGA-PROZESSOREN.21
3.1.1 FIELD PROGRAMMABLE GATE ARRAYS - FPGAS.22
3.1.2 SPEZIELLE BAUSTEINE.28
3.2 DAS KONZEPT VON FPGA-PROZESSOREN.30
3.2.1 DIE TOPOLOGIE DES RECHENWERKES
.32
3.2.2 SPEICHERARCHITEKTUREN UND -TECHNOLOGIEN.34
3.3 SPEZIELLE FPGA-PROZESSOREN.36
3.3.1 SPLASH.36
3.3.2 DECPERLE
.37
3.3.3 ENABLE-MACHINE.39
3.4 APPLIKATIONEN VON FPGA-PROZESSOREN.40
3.4.1 UEBERBLICK UEBER ANWENDUNGEN VON FPGA-PROZESSOREN.41
3.4.2 ANALYSE DER ANWENDUNGEN - ANFORDERUNGEN AN EINE HOCHSPRACHE
.43
4 DIE PROGRAMMIERUNG VON FPGA-PROZESSOREN. 45
4.1 SPEZIFIKATION UND ABBILDUNG EINES SCHALTNEIZES AUF EIN FPGA.45
4.1.1 DIE SCHALTUNGSSPEZIFIKATION.48
4.1.2 LOGIKOPTIMIERUNG. 50
4.1.3 DIE TECHNOLOGIEABBILDUNG
.51
4.1.4 PARTITIONIERUNG.54
4.1.5 PLAZIERUNG.55
4.1.6 ROUTING.56
4.2 DE PROGRAMMIERUNG VON FPGA-PROZESSOREN.57
4.2.1 STAND DER TECHNIK
.58
4.2.2 BEWERTUNG DER KONZEPTE ZUR PROGRAMMIERUNG VON FPGA-PROZESSOREN.69
III
BIBLIOGRAFISCHE INFORMATIONEN
HTTP://D-NB.INFO/950979171
INHALTSVERZEICHNIS
5 ENABLE++-DEVELOPMENT-ENVIRONMENT EDE_75
5.1 DASENABLE++-SYSTEM.75
5.1.1 DERAUSSAU DES FPGA-PROZESSORS ENABLE++.76
5.1.2 DAS MATRIXBOARD.78
5.1.3 DAS I/O-SYSTEM.81
5.1.4 DER SYNCHRONE HOCHGESCHWINDIGKEITSBUS.83
5.1.5 DER LOKALE KONTROLLER (LCM).85
5.2 DIE INTEGRIERTE ENTWICKLUNGSUMGEBUNG EDE.88
5.2.1 DAS KONZEPT DER ENTWICKLUNGSUMGEBUNG.88
5.2.2 DERAUSSAU DER ENTWICKLUNGSUMGEBUNG.89
5.2.3 DIE SOFTWAREENTWICKLUNG IN VHDL.90
5.2.4 DIE SOFTWAREENTWICKLUNG IN DER HOCHSPRACHE PPC.95
5.2.5 DER BETRIEB VON ENABLE++.103
5.2.6 DIE WARTUNG UND ENTWICKLUNG DER HARDWARE.106
6 PIPELINED PARALLEL C - PPC_109
6.1 MOTIVATION.109
6.2 DIE SPRACHE PPC.111
6.3 DAS PROGRAMMIERMODELL VON PPC.113
6.4 PROGRAMMAUFBAU UND ABLAUFMODELLE.115
6.4.1 DIE AUSSSHRUNG EINES PROGRAMMS IN HARDWARE
.116
6.4.2 PROGRAMMSTRUKTUR.117
6.4.3 DIE SEQUENTIELLE, PARALLELE UND DIE PIPELINEVERARBEITUNG.118
6.5 KOMMUNIKATIONSMODELLE.122
6.6 KONTROLLSTRUKTUREN.126
6.6.1 SCHLEIFEN.127
6.6.2 VERZWEIGUNGEN.130
6.7 DATENSTRUKTUREN UND OPERATOREN.132
6.7.1 DATENTYPEN
.132
6.7.2 VEREINBARUNGEN.134
6.7.3 ARITHMETISCHE OPERATOREN.135
6.7.4 DIE TYPUMWANDLUNG.137
6.7.5 BITMANIPULATIONEN.137
6.7.6 FELDER.138
6.8 DAS BIBLIOTHEKSKONZEPT.139
6.8.1 EINBINDUNG VON HARDWARESSNKTIONEN.139
6.8.2 BIBLIOTHEKEN.140
6.9 MANUELLE PARTITIONIERUNG UND SPEICHERPLAZIERUNG.140
6.9.1 DIE PARTITIONIERUNG EINESPPC-PROGRAMMS.140
6.9.2 DIE PLAZIERUNG VON SPEICHER UND PARTITIONEN
.141
6.10 DAS LAUFZEITVERHALTEN VON PPC.142
6.10.1 DAS LAUFZEITVERHALTEN IN ABHAENGIGKEIT VOM ABLAUFMODELL.142
6.10.2 LEISTUNGSABHAENGIGKEITEN VON KONTROLLSTRUKTUREN.145
7 DIE IMPLEMENTIERUNG DES PPC-COMPILERS.148
7.1 DER ENTWICKLUNGSZUSTAND DES PROTOTYP-COMPILERS PPCC.148
7.2 DIE SOFTWAREIMPLEMENTIERUNG DES COMPILERS.150
7.2.1 DAS COMPILER-FRONTEND.152
7.2.2 DAS BACKEND DES COMPILERS.159
13
DIE IMPLEMENTIERUNG DER KONTROLLER.160
7.3.1 KONZEPTE DER KONTROLLERIMPLEMENTIERUNG.161
7.3.2 DIE IMPLEMENTIERUNG DER DATEN- UND KONTROLLFLUSSKNOTEN.163
7.4 EXPERIMENTELLE ERGEBNISSE.170
7.4.1 METHODIK UND DEFINITIONEN
.171
7.4.2 DIE EXPERIMENTELLEN ERGEBNISSE DER GRUNDLEGENDEN
SPRACHELEMENTE.173
7.4.3 DIE IMPLEMENTIERUNG DES TRT-ALGORITHMUS.181
7.4.4 ZUSAMMENFASSUNG DER ERGEBNISSE.185
8 AUSBLICK UND GESAMTBEWERTUNG.186
IV
INHALTSVERZEICHNIS
8.1
BEWERTUNG DER EDE.187
8.2 ANALYSE DER SPRACHE PPC.189
8.3 DIE LEISTUNGSFAEHIGKEIT VON PPC.193
LITERATUR_197
DANKSAGUNG_205
V |
| any_adam_object | 1 |
| author | Zoz, Ralf |
| author_facet | Zoz, Ralf |
| author_role | aut |
| author_sort | Zoz, Ralf |
| author_variant | r z rz |
| building | Verbundindex |
| bvnumber | BV013192323 |
| ctrlnum | (OCoLC)258639262 (DE-599)BVBBV013192323 |
| format | Thesis Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 c 4500</leader><controlfield tag="001">BV013192323</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">000530s1997 gw d||| m||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">950979171</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)258639262</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV013192323</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-29T</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-188</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Zoz, Ralf</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Eine Hochsprachen-Programmierumgebung für FPGA-Prozessoren</subfield><subfield code="b">Werkzeuge zur Programmentwicklung für den FPGA-Prozessor Enable++ zum Einsatz als 2nd-Level-Trigger in ATLAS</subfield><subfield code="c">Ralf Zoz</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="c">1997</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XII, 205 S.</subfield><subfield code="b">graph. Darst. : 30 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="a">Heidelberg, Univ., Diss., 1997</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">ATLAS</subfield><subfield code="g">Teilchendetektor</subfield><subfield code="0">(DE-588)4375595-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Höhere Programmiersprache</subfield><subfield code="0">(DE-588)4160367-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Programmierung</subfield><subfield code="0">(DE-588)4076370-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Triggern</subfield><subfield code="0">(DE-588)4186132-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">ATLAS</subfield><subfield code="g">Teilchendetektor</subfield><subfield code="0">(DE-588)4375595-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Triggern</subfield><subfield code="0">(DE-588)4186132-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Programmierung</subfield><subfield code="0">(DE-588)4076370-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Höhere Programmiersprache</subfield><subfield code="0">(DE-588)4160367-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008989376&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-008989376</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV013192323 |
| illustrated | Illustrated |
| indexdate | 2024-10-09T16:08:28Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-008989376 |
| oclc_num | 258639262 |
| open_access_boolean | |
| owner | DE-29T DE-83 DE-11 DE-188 |
| owner_facet | DE-29T DE-83 DE-11 DE-188 |
| physical | XII, 205 S. graph. Darst. : 30 cm |
| publishDate | 1997 |
| publishDateSearch | 1997 |
| publishDateSort | 1997 |
| record_format | marc |
| spelling | Zoz, Ralf Verfasser aut Eine Hochsprachen-Programmierumgebung für FPGA-Prozessoren Werkzeuge zur Programmentwicklung für den FPGA-Prozessor Enable++ zum Einsatz als 2nd-Level-Trigger in ATLAS Ralf Zoz 1997 XII, 205 S. graph. Darst. : 30 cm txt rdacontent n rdamedia nc rdacarrier Heidelberg, Univ., Diss., 1997 Field programmable gate array (DE-588)4347749-5 gnd rswk-swf ATLAS Teilchendetektor (DE-588)4375595-1 gnd rswk-swf Höhere Programmiersprache (DE-588)4160367-9 gnd rswk-swf Programmierung (DE-588)4076370-5 gnd rswk-swf Triggern (DE-588)4186132-2 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content ATLAS Teilchendetektor (DE-588)4375595-1 s Triggern (DE-588)4186132-2 s Field programmable gate array (DE-588)4347749-5 s Programmierung (DE-588)4076370-5 s Höhere Programmiersprache (DE-588)4160367-9 s DE-604 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008989376&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Zoz, Ralf Eine Hochsprachen-Programmierumgebung für FPGA-Prozessoren Werkzeuge zur Programmentwicklung für den FPGA-Prozessor Enable++ zum Einsatz als 2nd-Level-Trigger in ATLAS Field programmable gate array (DE-588)4347749-5 gnd ATLAS Teilchendetektor (DE-588)4375595-1 gnd Höhere Programmiersprache (DE-588)4160367-9 gnd Programmierung (DE-588)4076370-5 gnd Triggern (DE-588)4186132-2 gnd |
| subject_GND | (DE-588)4347749-5 (DE-588)4375595-1 (DE-588)4160367-9 (DE-588)4076370-5 (DE-588)4186132-2 (DE-588)4113937-9 |
| title | Eine Hochsprachen-Programmierumgebung für FPGA-Prozessoren Werkzeuge zur Programmentwicklung für den FPGA-Prozessor Enable++ zum Einsatz als 2nd-Level-Trigger in ATLAS |
| title_auth | Eine Hochsprachen-Programmierumgebung für FPGA-Prozessoren Werkzeuge zur Programmentwicklung für den FPGA-Prozessor Enable++ zum Einsatz als 2nd-Level-Trigger in ATLAS |
| title_exact_search | Eine Hochsprachen-Programmierumgebung für FPGA-Prozessoren Werkzeuge zur Programmentwicklung für den FPGA-Prozessor Enable++ zum Einsatz als 2nd-Level-Trigger in ATLAS |
| title_full | Eine Hochsprachen-Programmierumgebung für FPGA-Prozessoren Werkzeuge zur Programmentwicklung für den FPGA-Prozessor Enable++ zum Einsatz als 2nd-Level-Trigger in ATLAS Ralf Zoz |
| title_fullStr | Eine Hochsprachen-Programmierumgebung für FPGA-Prozessoren Werkzeuge zur Programmentwicklung für den FPGA-Prozessor Enable++ zum Einsatz als 2nd-Level-Trigger in ATLAS Ralf Zoz |
| title_full_unstemmed | Eine Hochsprachen-Programmierumgebung für FPGA-Prozessoren Werkzeuge zur Programmentwicklung für den FPGA-Prozessor Enable++ zum Einsatz als 2nd-Level-Trigger in ATLAS Ralf Zoz |
| title_short | Eine Hochsprachen-Programmierumgebung für FPGA-Prozessoren |
| title_sort | eine hochsprachen programmierumgebung fur fpga prozessoren werkzeuge zur programmentwicklung fur den fpga prozessor enable zum einsatz als 2nd level trigger in atlas |
| title_sub | Werkzeuge zur Programmentwicklung für den FPGA-Prozessor Enable++ zum Einsatz als 2nd-Level-Trigger in ATLAS |
| topic | Field programmable gate array (DE-588)4347749-5 gnd ATLAS Teilchendetektor (DE-588)4375595-1 gnd Höhere Programmiersprache (DE-588)4160367-9 gnd Programmierung (DE-588)4076370-5 gnd Triggern (DE-588)4186132-2 gnd |
| topic_facet | Field programmable gate array ATLAS Teilchendetektor Höhere Programmiersprache Programmierung Triggern Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008989376&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT zozralf einehochsprachenprogrammierumgebungfurfpgaprozessorenwerkzeugezurprogrammentwicklungfurdenfpgaprozessorenablezumeinsatzals2ndleveltriggerinatlas |