Heß, A. (1999). Abschätzungstoleranzen im hierarchischen VLSI-Entwurf.
Chicago Style (17th ed.) CitationHeß, Axel. Abschätzungstoleranzen Im Hierarchischen VLSI-Entwurf. 1999.
MLA (9th ed.) CitationHeß, Axel. Abschätzungstoleranzen Im Hierarchischen VLSI-Entwurf. 1999.
Warning: These citations may not always be 100% accurate.