Übersetzertechniken für mehrfädige superskalare Prozessoren: spekulative Ausführung von Programmpfaden
Gespeichert in:
| Hauptverfasser: | , |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Jena
Friedrich-Schiller-Univ.
1998
|
| Schriftenreihe: | Berichte zur Rechnerarchitektur
4,6 |
| Beschreibung: | 23 S. |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV011994560 | ||
| 003 | DE-604 | ||
| 005 | 20130805 | ||
| 007 | t | ||
| 008 | 980609s1998 |||| 00||| ger d | ||
| 035 | |a (OCoLC)163756255 | ||
| 035 | |a (DE-599)BVBBV011994560 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-12 | ||
| 100 | 1 | |a Unger, Andreas |d 1970- |e Verfasser |0 (DE-588)12388294X |4 aut | |
| 245 | 1 | 0 | |a Übersetzertechniken für mehrfädige superskalare Prozessoren |b spekulative Ausführung von Programmpfaden |c Andreas Unger ; Eberhard Zehendner |
| 264 | 1 | |a Jena |b Friedrich-Schiller-Univ. |c 1998 | |
| 300 | |a 23 S. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Berichte zur Rechnerarchitektur |v 4,6 | |
| 700 | 1 | |a Zehendner, Eberhard |e Verfasser |4 aut | |
| 830 | 0 | |a Berichte zur Rechnerarchitektur |v 4,6 |w (DE-604)BV010841142 |9 4,6 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-008117496 | ||
Datensatz im Suchindex
| _version_ | 1804126590333878272 |
|---|---|
| any_adam_object | |
| author | Unger, Andreas 1970- Zehendner, Eberhard |
| author_GND | (DE-588)12388294X |
| author_facet | Unger, Andreas 1970- Zehendner, Eberhard |
| author_role | aut aut |
| author_sort | Unger, Andreas 1970- |
| author_variant | a u au e z ez |
| building | Verbundindex |
| bvnumber | BV011994560 |
| ctrlnum | (OCoLC)163756255 (DE-599)BVBBV011994560 |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00950nam a2200277 cb4500</leader><controlfield tag="001">BV011994560</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20130805 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">980609s1998 |||| 00||| ger d</controlfield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)163756255</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV011994560</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-12</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Unger, Andreas</subfield><subfield code="d">1970-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)12388294X</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Übersetzertechniken für mehrfädige superskalare Prozessoren</subfield><subfield code="b">spekulative Ausführung von Programmpfaden</subfield><subfield code="c">Andreas Unger ; Eberhard Zehendner</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Jena</subfield><subfield code="b">Friedrich-Schiller-Univ.</subfield><subfield code="c">1998</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">23 S.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Berichte zur Rechnerarchitektur</subfield><subfield code="v">4,6</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Zehendner, Eberhard</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="830" ind1=" " ind2="0"><subfield code="a">Berichte zur Rechnerarchitektur</subfield><subfield code="v">4,6</subfield><subfield code="w">(DE-604)BV010841142</subfield><subfield code="9">4,6</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-008117496</subfield></datafield></record></collection> |
| id | DE-604.BV011994560 |
| illustrated | Not Illustrated |
| indexdate | 2024-07-09T18:19:52Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-008117496 |
| oclc_num | 163756255 |
| open_access_boolean | |
| owner | DE-12 |
| owner_facet | DE-12 |
| physical | 23 S. |
| publishDate | 1998 |
| publishDateSearch | 1998 |
| publishDateSort | 1998 |
| publisher | Friedrich-Schiller-Univ. |
| record_format | marc |
| series | Berichte zur Rechnerarchitektur |
| series2 | Berichte zur Rechnerarchitektur |
| spelling | Unger, Andreas 1970- Verfasser (DE-588)12388294X aut Übersetzertechniken für mehrfädige superskalare Prozessoren spekulative Ausführung von Programmpfaden Andreas Unger ; Eberhard Zehendner Jena Friedrich-Schiller-Univ. 1998 23 S. txt rdacontent n rdamedia nc rdacarrier Berichte zur Rechnerarchitektur 4,6 Zehendner, Eberhard Verfasser aut Berichte zur Rechnerarchitektur 4,6 (DE-604)BV010841142 4,6 |
| spellingShingle | Unger, Andreas 1970- Zehendner, Eberhard Übersetzertechniken für mehrfädige superskalare Prozessoren spekulative Ausführung von Programmpfaden Berichte zur Rechnerarchitektur |
| title | Übersetzertechniken für mehrfädige superskalare Prozessoren spekulative Ausführung von Programmpfaden |
| title_auth | Übersetzertechniken für mehrfädige superskalare Prozessoren spekulative Ausführung von Programmpfaden |
| title_exact_search | Übersetzertechniken für mehrfädige superskalare Prozessoren spekulative Ausführung von Programmpfaden |
| title_full | Übersetzertechniken für mehrfädige superskalare Prozessoren spekulative Ausführung von Programmpfaden Andreas Unger ; Eberhard Zehendner |
| title_fullStr | Übersetzertechniken für mehrfädige superskalare Prozessoren spekulative Ausführung von Programmpfaden Andreas Unger ; Eberhard Zehendner |
| title_full_unstemmed | Übersetzertechniken für mehrfädige superskalare Prozessoren spekulative Ausführung von Programmpfaden Andreas Unger ; Eberhard Zehendner |
| title_short | Übersetzertechniken für mehrfädige superskalare Prozessoren |
| title_sort | ubersetzertechniken fur mehrfadige superskalare prozessoren spekulative ausfuhrung von programmpfaden |
| title_sub | spekulative Ausführung von Programmpfaden |
| volume_link | (DE-604)BV010841142 |
| work_keys_str_mv | AT ungerandreas ubersetzertechnikenfurmehrfadigesuperskalareprozessorenspekulativeausfuhrungvonprogrammpfaden AT zehendnereberhard ubersetzertechnikenfurmehrfadigesuperskalareprozessorenspekulativeausfuhrungvonprogrammpfaden |