Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen:
Saved in:
| Main Author: | |
|---|---|
| Format: | Book |
| Language: | German |
| Published: |
Düsseldorf
VDI-Verl.
1996
|
| Edition: | Als Ms. gedr. |
| Series: | Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI / 9]
228 |
| Subjects: | |
| Online Access: | Inhaltsverzeichnis |
| Item Description: | Zugl.: Bremen, Univ., Diss. |
| Physical Description: | 172 S. graph. Darst. |
| ISBN: | 3183228092 |
Staff View
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV010899894 | ||
| 003 | DE-604 | ||
| 005 | 19970110 | ||
| 007 | t | ||
| 008 | 960814s1996 d||| m||| 00||| ger d | ||
| 016 | 7 | |a 94826120X |2 DE-101 | |
| 020 | |a 3183228092 |9 3-18-322809-2 | ||
| 035 | |a (OCoLC)68769901 | ||
| 035 | |a (DE-599)BVBBV010899894 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-210 |a DE-83 | ||
| 080 | |a 27 | ||
| 080 | |a 28 | ||
| 080 | |a 37 | ||
| 084 | |a ST 195 |0 (DE-625)143608: |2 rvk | ||
| 084 | |a ELT 456d |2 stub | ||
| 100 | 1 | |a Riege, Matthias |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen |c Matthias Riege |
| 250 | |a Als Ms. gedr. | ||
| 264 | 1 | |a Düsseldorf |b VDI-Verl. |c 1996 | |
| 300 | |a 172 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI / 9] |v 228 | |
| 500 | |a Zugl.: Bremen, Univ., Diss. | ||
| 650 | 0 | 7 | |a Selbsttest |0 (DE-588)4054433-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Orthogonale Transformation |0 (DE-588)4172864-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Logiksynthese |0 (DE-588)4348178-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VLSI |0 (DE-588)4117388-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Fehlertoleranz |0 (DE-588)4123192-2 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Logiksynthese |0 (DE-588)4348178-4 |D s |
| 689 | 0 | 1 | |a Orthogonale Transformation |0 (DE-588)4172864-6 |D s |
| 689 | 0 | 2 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 0 | 3 | |a Fehlertoleranz |0 (DE-588)4123192-2 |D s |
| 689 | 0 | 4 | |a Selbsttest |0 (DE-588)4054433-3 |D s |
| 689 | 0 | |5 DE-604 | |
| 810 | 2 | |a 9] |t Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI |v 228 |w (DE-604)BV047505631 |9 228 | |
| 856 | 4 | 2 | |m HBZ Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007289800&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-007289800 | ||
Record in the Search Index
| _version_ | 1804125390836334592 |
|---|---|
| adam_text | Titel: Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifik
Autor: Riege, Matthias
Jahr: 1996
FORTSCHRITTBERICHTE VW Dipl.-Ing. Matthias Riege, Hamburg Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen Reihe 9 : Elektronik Nr. 228 VW VERLAG
Inhaltsverzeichnis 1 Einleitung 1 2 Mod-2-Summensynthese 7 2.1 Einführung .......................... 7 2.2 Zur RM-Transformation................... 10 2.2.1 Einführung...................... 10 2.2.2 Zur Theorie der unaten Funktionen......... 11 2.2.3 Die Polarität der verallgemeinerten RMT...... 20 2.3 Kanonische RMT mit fester Polarität............ 23 2.3.1 Verfahren zur Bestimmung einer optimalen Polarität 24 2.3.2 Generierung der kanonischen verallgemeinerten RME 26 2.4 Minimierung von mod-2-Funktionen ............. 27 2.4.1 Funktions- und Transformationsbereich....... 27 2.4.2 Weitere Eigenschaften von ESOPs.......... 34 2.4.3 Einige Eigenheiten der RMT............. 36 2.4.4 Beispiel zum Einsatz der RMT in der ESOP-Synthese 41 2.4.5 Funktionenbündelminimierung............ 42 2.4.6 Der Disjoint-Sharp-Operator............. 46 2.4.7 SOP-ESOP-Konvertierung.............. 48 2.4.8 Unvollständig definierte Schaltfunktionen...... 50
INHALTSVERZEICHNIS 2.5 Mehrwertige Logik...................... 51 2.5.1 Definitionen...................... 51 2.5.2 Behandlung mehrwertiger mod-2-Funktionenbündel 55 3 Anwendung in der Synthese 67 3.1 Komplexiitätsabschätzung auf Gatterebene......... 67 3.2 Komplexitätsabschätzung zur PLA-Implementierung ... 69 3.2.1 Grundlegende Struktur des XPLAs......... 70 3.2.2 Abbildung der RMFs auf XPLAs.......... 71 3.2.3 Design einer EXOR-Zelle............... 72 3.2.4 Placement und Routing des EXOR-Feldes..... 73 3.3 Ergebnisse der Aufwandsabschätzung............ 74 3.3.1 Minimierung auf Gatterebene............ 74 3.3.2 XPLA-Implementierung............... 75 4 Anwendung in der Testsatzgenerierung 83 4.1 Einführung .......................... 83 4.2 Fehlermodelle......................... 84 4.3 Fehlerreduktion........................ 87 4.4 Testsatzgenerierung...................... 87 4.5 Randbedingungen....................... 89 4.6 Spektrale Verfahren zur Fehlerdetektion .......... 90 4.6.1 Testsatzgenerierung für spezielle Schaltungen . ... 92 4.6.2 Neue Methoden der ATPG.............. 93 4.6.3 Testgerechter Systementwurf............. 96 4.7 Neue Testmethoden................... 97 4.7.1 Spezielle Klassen von Schaltwerken......... 99
INHALTSVERZEICHNIS 4.7.2 FANOUT-freie Netzwerke.............. 100 4.7.3 s-a-Fehler und BFs in kanonischen RMC-Netzwerken 106 4.8 Aufwandsabschätzung .................... 111 4.8.1 Hardwareaufwand................... 113 4.8.2 Zeitaufwand...................... 115 4.9 Beispiele und weitere Abschätzungen............ 116 4.10 Testbarkeit von PL As..................... 124 5 Universelle Logikeinheiten 131 6 Zusammenfassung der Ergebnisse 137 7 Zusammenfassung und Ausblick 147 A On-line selbsttestender Volladdierer 149 B Glossar 161
|
| any_adam_object | 1 |
| author | Riege, Matthias |
| author_facet | Riege, Matthias |
| author_role | aut |
| author_sort | Riege, Matthias |
| author_variant | m r mr |
| building | Verbundindex |
| bvnumber | BV010899894 |
| classification_rvk | ST 195 |
| classification_tum | ELT 456d |
| ctrlnum | (OCoLC)68769901 (DE-599)BVBBV010899894 |
| discipline | Informatik Elektrotechnik |
| edition | Als Ms. gedr. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02155nam a2200529 cb4500</leader><controlfield tag="001">BV010899894</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">19970110 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">960814s1996 d||| m||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">94826120X</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3183228092</subfield><subfield code="9">3-18-322809-2</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)68769901</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV010899894</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="080" ind1=" " ind2=" "><subfield code="a">27</subfield></datafield><datafield tag="080" ind1=" " ind2=" "><subfield code="a">28</subfield></datafield><datafield tag="080" ind1=" " ind2=" "><subfield code="a">37</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 195</subfield><subfield code="0">(DE-625)143608:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 456d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Riege, Matthias</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen</subfield><subfield code="c">Matthias Riege</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Düsseldorf</subfield><subfield code="b">VDI-Verl.</subfield><subfield code="c">1996</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">172 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI / 9]</subfield><subfield code="v">228</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Zugl.: Bremen, Univ., Diss.</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Selbsttest</subfield><subfield code="0">(DE-588)4054433-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Orthogonale Transformation</subfield><subfield code="0">(DE-588)4172864-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Fehlertoleranz</subfield><subfield code="0">(DE-588)4123192-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Orthogonale Transformation</subfield><subfield code="0">(DE-588)4172864-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Fehlertoleranz</subfield><subfield code="0">(DE-588)4123192-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Selbsttest</subfield><subfield code="0">(DE-588)4054433-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="810" ind1="2" ind2=" "><subfield code="a">9]</subfield><subfield code="t">Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI</subfield><subfield code="v">228</subfield><subfield code="w">(DE-604)BV047505631</subfield><subfield code="9">228</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HBZ Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007289800&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-007289800</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV010899894 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T18:00:48Z |
| institution | BVB |
| isbn | 3183228092 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-007289800 |
| oclc_num | 68769901 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-210 DE-83 |
| owner_facet | DE-91 DE-BY-TUM DE-210 DE-83 |
| physical | 172 S. graph. Darst. |
| publishDate | 1996 |
| publishDateSearch | 1996 |
| publishDateSort | 1996 |
| publisher | VDI-Verl. |
| record_format | marc |
| series2 | Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI / 9] |
| spelling | Riege, Matthias Verfasser aut Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen Matthias Riege Als Ms. gedr. Düsseldorf VDI-Verl. 1996 172 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI / 9] 228 Zugl.: Bremen, Univ., Diss. Selbsttest (DE-588)4054433-3 gnd rswk-swf Orthogonale Transformation (DE-588)4172864-6 gnd rswk-swf Logiksynthese (DE-588)4348178-4 gnd rswk-swf VLSI (DE-588)4117388-0 gnd rswk-swf Fehlertoleranz (DE-588)4123192-2 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Logiksynthese (DE-588)4348178-4 s Orthogonale Transformation (DE-588)4172864-6 s VLSI (DE-588)4117388-0 s Fehlertoleranz (DE-588)4123192-2 s Selbsttest (DE-588)4054433-3 s DE-604 9] Verein Deutscher Ingenieure: [Fortschritt-Berichte VDI 228 (DE-604)BV047505631 228 HBZ Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007289800&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Riege, Matthias Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen Selbsttest (DE-588)4054433-3 gnd Orthogonale Transformation (DE-588)4172864-6 gnd Logiksynthese (DE-588)4348178-4 gnd VLSI (DE-588)4117388-0 gnd Fehlertoleranz (DE-588)4123192-2 gnd |
| subject_GND | (DE-588)4054433-3 (DE-588)4172864-6 (DE-588)4348178-4 (DE-588)4117388-0 (DE-588)4123192-2 (DE-588)4113937-9 |
| title | Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen |
| title_auth | Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen |
| title_exact_search | Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen |
| title_full | Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen Matthias Riege |
| title_fullStr | Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen Matthias Riege |
| title_full_unstemmed | Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen Matthias Riege |
| title_short | Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen |
| title_sort | ein neues verfahren zur mod 2 summen synthese und dessen anwendungen in der synthese und der verifikation digitaler schaltungen |
| topic | Selbsttest (DE-588)4054433-3 gnd Orthogonale Transformation (DE-588)4172864-6 gnd Logiksynthese (DE-588)4348178-4 gnd VLSI (DE-588)4117388-0 gnd Fehlertoleranz (DE-588)4123192-2 gnd |
| topic_facet | Selbsttest Orthogonale Transformation Logiksynthese VLSI Fehlertoleranz Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007289800&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV047505631 |
| work_keys_str_mv | AT riegematthias einneuesverfahrenzurmod2summensyntheseunddessenanwendungenindersyntheseundderverifikationdigitalerschaltungen |