Chip assembly mit topologischer Kompaktierung:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
1995
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | Paderborn, Univ.-Gesamthochsch., Diss., 1995 |
| Beschreibung: | 240 S. graph. Darst. |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV010345348 | ||
| 003 | DE-604 | ||
| 005 | 19960513 | ||
| 007 | t | ||
| 008 | 950818s1995 d||| m||| 00||| gerod | ||
| 016 | 7 | |a 945278365 |2 DE-101 | |
| 035 | |a (OCoLC)257891668 | ||
| 035 | |a (DE-599)BVBBV010345348 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-355 |a DE-83 |a DE-11 | ||
| 084 | |a DAT 195d |2 stub | ||
| 084 | |a ELT 272d |2 stub | ||
| 100 | 1 | |a Pape, Markus |d 1962- |e Verfasser |0 (DE-588)113751893 |4 aut | |
| 245 | 1 | 0 | |a Chip assembly mit topologischer Kompaktierung |c von Markus Pape |
| 264 | 1 | |c 1995 | |
| 300 | |a 240 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 500 | |a Paderborn, Univ.-Gesamthochsch., Diss., 1995 | ||
| 650 | 0 | 7 | |a Entwurfsautomation |0 (DE-588)4312536-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VLSI |0 (DE-588)4117388-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 0 | 1 | |a Entwurfsautomation |0 (DE-588)4312536-0 |D s |
| 689 | 0 | |5 DE-604 | |
| 856 | 4 | 2 | |m HBZ Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006886260&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-006886260 | ||
Datensatz im Suchindex
| _version_ | 1804124767696977920 |
|---|---|
| adam_text | Titel: Chip Assembly mit topologischer Kompaktierung
Autor: Pape, Markus
Jahr: 1995
Inhaltsverzeichnis
1 Einleitung 7
1.1 Automatischer Kntwurf Integrierter Schaltkreise 7
1.2 Aufgabenstellung der Chip Assemblv Phase !)
l.:i Ziel der Arbeit l:i
1.1 Überblick 14
2 Problemstellung und existierende Verfahren 15
2.1 Delinit lonen 15
2.1.1 Schaltkreis 15
2.1.2 Kloorplan 1(1
2.1.3 Yerdrahtungsgraph 1(
2.1.1 1 bpologischer Konfigurationsrauni beim Chip Assemblv IS
2.1.5 Chip Assemblv als Optinuerungsproblem 23
2.2 Detaillierte Verdrahtung 21
2.2.1 Das Detaillierte Yerflrahtimgsproblem 25
2.2.2 Verdraht ungst heorie J7
2.2.:! Teilgebiete :ll
2.2.1 Verdraht ungsinodelle 33
2.2.5 Existierende er lrahtungshenrist iken 3(1
2.2.(i Sonstig*1 erdrahter und Optmiierungskntenen ld
2.3 Optimierung der Modulplazierung 1s
2.:i.l Die initiale Situation nach dem Hoorplannitin . ] •
2.3.2 Die Trage nach der Verdraht barkeit 51
2.3.3 Der Offsetprofilalgorithmus von I.a Paugh .V Pinter 53
2.3.1 Kanaljilaziening von lodulgnip]ieii mit festen Tenninalen 51
2.3.5 Module mil erschiebbaren lernimalen 5(
2.if.(i Module mit permutierbaren Tenninalen 5S
2.1 (ieometrische Koni]iaktierung (i(l
2.1.1 l ^inlührung fit)
2.1.2 1-dimensionale (Geometrische Kompakt iernng dl
2.1.3 ( ompression Fiidge Methode tr2
2.1.1 Constraintgraph basierte Methode (i.5
2.1.5 Automatisches Einfügen von .logs ( (
2. 1.6 Zone Refinement (is
1
0 INHALT
2.4.7 2-dim. Geometrische Kompaktierung ^
2.4.8 2-dim. Topologische Kompaktierung
2.4.9 Leitungslängenrnmimierung
2.4.10 Homotope Geometrische Kompaktierung ^4
2.5 Chip Assembly Strategien H
2.5.1 Feinplazierung der Module ^
2.5.2 Kanaldekomposition und Verdrahtungsreihenfolgen
2.5.3 Globale Netzsortierung ^
2.5.4 Pin Assignment ¦ ¦ ^o
2.5.5 Strategien existierender Chip Assembly Systeme bb
2.5.6 Industrielles Design Szenario
3 Chip Assembly Lösungsmethode °^
3.1 Chip Assembly ( 4-Phasen Modell ) *
3.2 Offsetprofile 91
3.2.1 Flachenoffsetprofile für irreguläre Module 92
3.2.2 LeitungslangenofTsetprofile ^
3.3 Strategie der Topologischen Kompaktierung
3.3.1 Effiziente Nachbarschaftsgraphen 97
3.3.2 Konfigurationsubergange
3.3.3 Erweiterter Konfigurationsraum : ^
3.3.4 Topologisches Zone Refinement 101
3.4 Switchbox Definition mit gewichtetem Pm Assignment 102
4 Konstruktion von Offsetprofilen 105
4.1 FlachenofTsetprofüe von irregulären Modulen H)5
4.1.1 Der Algorithmus 106
4.1.2 Relevante Schnitte mit Treppenform 112
4.1.3 Bruckenpunkte auf dem erweiterten Modulrand 11)
4.1.4 Aktionspunkte und Aktionstripel 118
4.1.5 Illegale OffseUone 120
1.1.6 Relevante Offsetzone 121
4.1.7 Relevante Illegale Offsetzone 134
•1.1.S (leometrische Kontour 134
4.1.!) Flächcnoffsetprofil 139
¦1.1.10 OfFsetprofilabschätzung 140
4.1,11 Praktische Anwendung 141
1.2 i-ntungslängenoffsel profile 14;j
4.2.1 Problematik von Ijeitungslängeneigenschaften 144
4.2.2 Das additive Leitungslängenmodell 146
4.2.3 Horizontale Leitungslänge 14^
•1.2.4 Vertikale Lntungslänge 15Q
4.2.-1 Korrekturiänge 153
4.2.6 Diskussion i^i
INHALT 3
5 To pologischeKom paktierung 155
5.1 Von der Theorie zur Praxis 155
5.1.1 Restriktionen bei der geometrischen Kornpaktierung 1.58
5.1.2 Designfreiheiten bei der topologischen Kornpaktierung 159
5.1.3 Heuristische topologische Kompaktierung 161
5.2 .Nachbarschaftsgraphen .162
5.3 Jbpologischos Zone Refinement 166
5.3 1 Rahmenverfahren 166
5-3 2 Auswahl der optimierten Plazierung 168
5-3.3 Laufzeitkomplexitat . . - . 1T0
5.4 Mmumerung der Leitungslange 171
5.4.1 Charakteristische Merkmale 1.72
5.4 2 Plazierungsoptirmerung mit statischer l mgebung 174
5.4 3 Plazienmgsoptimierung mit dynamiscbei Umgebung 177
5.5 Robustheit und Optimalität 179
6 Assenibly Strategie und Switchbox Definition 181
6.1 Überblick der Asyembly Strategie 181
6.2 Dekomposition des Verdrahtungsgraphen 183
6.2. j Zerlegung in Basiskanale 183
6.2.2 Assenibly Reihenfolge 184
6.3 Globale Netzsortierung 188
6.4 Pir. Assignment , 191
6.4.1 Pm Assignment Problematik 192
6.4.2 Spurzuweisungsaigon thmus 194
6.4.3 Gcwichtung der Netzsegmentc 196
6.5 Detaillierte-Verdrahtung 199
7 Experimentelle Untersuchungen 201
7.1 Implementierung des CAR -Systems 201
7.1.! Die Ein- und Ausgabesprache CAL 201
7.1 2 Aufbauen des Nachbarschaftsgrapheu . . 202
7.1.3 Berechnung der Ofrsetprofile 203
7.1 ¦! Topologische Kompaktierung mit Zone Rehnement 203
7.1.5 Assenibly Strategie und Detaillierte Verdrahtung 204
7.1.6 Laufzeitkomplexität 205
7.1.7 Anbindung des Floorplanner FRODO 205
7.2 Beschreibung der Benchmark Suiten 207
7.2.1 Das Standard Benchmark Set 207
7.2.2 Module mit Sjzingfunktionen 207
7.2.3 Rektilineare Modulformen 208
7.2.4 Erstellen unterschiedlicher Floorplantopologien 209
7.3 Layoutflächen von CAR 210
7.4 Die Ergebnisse im internationalen Vergleich 221
7.5 Experimente mit Teilphasen des CAR-Systems 222
4 INHALT
7.5.1 Modifikationen der Offsetprofile 222
7.5.2 Test verschiedener Kompaktierungsstrategjen 223
7.6 Laufzeit 223
8 Zusammenfassung 225
|
| any_adam_object | 1 |
| author | Pape, Markus 1962- |
| author_GND | (DE-588)113751893 |
| author_facet | Pape, Markus 1962- |
| author_role | aut |
| author_sort | Pape, Markus 1962- |
| author_variant | m p mp |
| building | Verbundindex |
| bvnumber | BV010345348 |
| classification_tum | DAT 195d ELT 272d |
| ctrlnum | (OCoLC)257891668 (DE-599)BVBBV010345348 |
| discipline | Informatik Elektrotechnik |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01404nam a2200373 c 4500</leader><controlfield tag="001">BV010345348</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">19960513 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">950818s1995 d||| m||| 00||| gerod</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">945278365</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)257891668</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV010345348</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-355</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-11</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 195d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 272d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Pape, Markus</subfield><subfield code="d">1962-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)113751893</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Chip assembly mit topologischer Kompaktierung</subfield><subfield code="c">von Markus Pape</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="c">1995</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">240 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Paderborn, Univ.-Gesamthochsch., Diss., 1995</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HBZ Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006886260&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-006886260</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV010345348 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T17:50:54Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-006886260 |
| oclc_num | 257891668 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-355 DE-BY-UBR DE-83 DE-11 |
| owner_facet | DE-91 DE-BY-TUM DE-355 DE-BY-UBR DE-83 DE-11 |
| physical | 240 S. graph. Darst. |
| publishDate | 1995 |
| publishDateSearch | 1995 |
| publishDateSort | 1995 |
| record_format | marc |
| spelling | Pape, Markus 1962- Verfasser (DE-588)113751893 aut Chip assembly mit topologischer Kompaktierung von Markus Pape 1995 240 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Paderborn, Univ.-Gesamthochsch., Diss., 1995 Entwurfsautomation (DE-588)4312536-0 gnd rswk-swf VLSI (DE-588)4117388-0 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content VLSI (DE-588)4117388-0 s Entwurfsautomation (DE-588)4312536-0 s DE-604 HBZ Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006886260&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Pape, Markus 1962- Chip assembly mit topologischer Kompaktierung Entwurfsautomation (DE-588)4312536-0 gnd VLSI (DE-588)4117388-0 gnd |
| subject_GND | (DE-588)4312536-0 (DE-588)4117388-0 (DE-588)4113937-9 |
| title | Chip assembly mit topologischer Kompaktierung |
| title_auth | Chip assembly mit topologischer Kompaktierung |
| title_exact_search | Chip assembly mit topologischer Kompaktierung |
| title_full | Chip assembly mit topologischer Kompaktierung von Markus Pape |
| title_fullStr | Chip assembly mit topologischer Kompaktierung von Markus Pape |
| title_full_unstemmed | Chip assembly mit topologischer Kompaktierung von Markus Pape |
| title_short | Chip assembly mit topologischer Kompaktierung |
| title_sort | chip assembly mit topologischer kompaktierung |
| topic | Entwurfsautomation (DE-588)4312536-0 gnd VLSI (DE-588)4117388-0 gnd |
| topic_facet | Entwurfsautomation VLSI Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006886260&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT papemarkus chipassemblymittopologischerkompaktierung |