A modal logic for handling behavioural constraints in formal hardware verification:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Abschlussarbeit Buch |
| Sprache: | German |
| Veröffentlicht: |
Erlangen
1993
|
| Schriftenreihe: | Institut für Mathematische Maschinen und Datenverarbeitung (Informatik) <Erlangen>: Arbeitsberichte des Instituts für Mathematische Maschinen und Datenverarbeitung
26,4 |
| Schlagworte: | |
| Beschreibung: | IX, 236 S. |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV009033674 | ||
| 003 | DE-604 | ||
| 005 | 19940729 | ||
| 007 | t | ||
| 008 | 940227s1993 m||| 00||| ger d | ||
| 035 | |a (OCoLC)75571634 | ||
| 035 | |a (DE-599)BVBBV009033674 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-29 |a DE-29T |a DE-19 |a DE-91G |a DE-12 |a DE-703 |a DE-739 |a DE-37 |a DE-83 |a DE-634 |a DE-188 | ||
| 084 | |a SS 4740 |0 (DE-625)143515: |2 rvk | ||
| 084 | |a DAT 540d |2 stub | ||
| 084 | |a DAT 190d |2 stub | ||
| 100 | 1 | |a Mendler, Michael V. |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a A modal logic for handling behavioural constraints in formal hardware verification |c Michael V. Mendler |
| 264 | 1 | |a Erlangen |c 1993 | |
| 300 | |a IX, 236 S. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Institut für Mathematische Maschinen und Datenverarbeitung (Informatik) <Erlangen>: Arbeitsberichte des Instituts für Mathematische Maschinen und Datenverarbeitung |v 26,4 | |
| 502 | |a Zugl.: Erlangen, Univ., Diss., 1993 | ||
| 650 | 0 | 7 | |a Beschränkung |0 (DE-588)4247482-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Verhalten |0 (DE-588)4062860-7 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Logik |0 (DE-588)4036202-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hardwareverifikation |0 (DE-588)4214982-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hardwareentwurf |0 (DE-588)4159103-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Modallogik |0 (DE-588)4074914-9 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Hardwareverifikation |0 (DE-588)4214982-4 |D s |
| 689 | 0 | 1 | |a Modallogik |0 (DE-588)4074914-9 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Hardwareverifikation |0 (DE-588)4214982-4 |D s |
| 689 | 1 | 1 | |a Verhalten |0 (DE-588)4062860-7 |D s |
| 689 | 1 | 2 | |a Beschränkung |0 (DE-588)4247482-6 |D s |
| 689 | 1 | |5 DE-604 | |
| 689 | 2 | 0 | |a Modallogik |0 (DE-588)4074914-9 |D s |
| 689 | 2 | 1 | |a Hardwareentwurf |0 (DE-588)4159103-3 |D s |
| 689 | 2 | |5 DE-604 | |
| 689 | 3 | 0 | |a Hardwareverifikation |0 (DE-588)4214982-4 |D s |
| 689 | 3 | 1 | |a Logik |0 (DE-588)4036202-4 |D s |
| 689 | 3 | |8 1\p |5 DE-604 | |
| 830 | 0 | |a Institut für Mathematische Maschinen und Datenverarbeitung (Informatik) <Erlangen>: Arbeitsberichte des Instituts für Mathematische Maschinen und Datenverarbeitung |v 26,4 |w (DE-604)BV004860307 |9 26,4 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-005976497 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
Datensatz im Suchindex
| _version_ | 1804123387130281984 |
|---|---|
| any_adam_object | |
| author | Mendler, Michael V. |
| author_facet | Mendler, Michael V. |
| author_role | aut |
| author_sort | Mendler, Michael V. |
| author_variant | m v m mv mvm |
| building | Verbundindex |
| bvnumber | BV009033674 |
| classification_rvk | SS 4740 |
| classification_tum | DAT 540d DAT 190d |
| ctrlnum | (OCoLC)75571634 (DE-599)BVBBV009033674 |
| discipline | Informatik |
| format | Thesis Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02429nam a2200565 cb4500</leader><controlfield tag="001">BV009033674</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">19940729 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">940227s1993 m||| 00||| ger d</controlfield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)75571634</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV009033674</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-29</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-19</subfield><subfield code="a">DE-91G</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-703</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-37</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-188</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">SS 4740</subfield><subfield code="0">(DE-625)143515:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 540d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 190d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Mendler, Michael V.</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">A modal logic for handling behavioural constraints in formal hardware verification</subfield><subfield code="c">Michael V. Mendler</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Erlangen</subfield><subfield code="c">1993</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">IX, 236 S.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Institut für Mathematische Maschinen und Datenverarbeitung (Informatik) <Erlangen>: Arbeitsberichte des Instituts für Mathematische Maschinen und Datenverarbeitung</subfield><subfield code="v">26,4</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="a">Zugl.: Erlangen, Univ., Diss., 1993</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Beschränkung</subfield><subfield code="0">(DE-588)4247482-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Verhalten</subfield><subfield code="0">(DE-588)4062860-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logik</subfield><subfield code="0">(DE-588)4036202-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardwareverifikation</subfield><subfield code="0">(DE-588)4214982-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Modallogik</subfield><subfield code="0">(DE-588)4074914-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Hardwareverifikation</subfield><subfield code="0">(DE-588)4214982-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Modallogik</subfield><subfield code="0">(DE-588)4074914-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Hardwareverifikation</subfield><subfield code="0">(DE-588)4214982-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Verhalten</subfield><subfield code="0">(DE-588)4062860-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Beschränkung</subfield><subfield code="0">(DE-588)4247482-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Modallogik</subfield><subfield code="0">(DE-588)4074914-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="1"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">Hardwareverifikation</subfield><subfield code="0">(DE-588)4214982-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2="1"><subfield code="a">Logik</subfield><subfield code="0">(DE-588)4036202-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="830" ind1=" " ind2="0"><subfield code="a">Institut für Mathematische Maschinen und Datenverarbeitung (Informatik) <Erlangen>: Arbeitsberichte des Instituts für Mathematische Maschinen und Datenverarbeitung</subfield><subfield code="v">26,4</subfield><subfield code="w">(DE-604)BV004860307</subfield><subfield code="9">26,4</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-005976497</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV009033674 |
| illustrated | Not Illustrated |
| indexdate | 2024-07-09T17:28:57Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-005976497 |
| oclc_num | 75571634 |
| open_access_boolean | |
| owner | DE-29 DE-29T DE-19 DE-BY-UBM DE-91G DE-BY-TUM DE-12 DE-703 DE-739 DE-37 DE-83 DE-634 DE-188 |
| owner_facet | DE-29 DE-29T DE-19 DE-BY-UBM DE-91G DE-BY-TUM DE-12 DE-703 DE-739 DE-37 DE-83 DE-634 DE-188 |
| physical | IX, 236 S. |
| publishDate | 1993 |
| publishDateSearch | 1993 |
| publishDateSort | 1993 |
| record_format | marc |
| series | Institut für Mathematische Maschinen und Datenverarbeitung (Informatik) <Erlangen>: Arbeitsberichte des Instituts für Mathematische Maschinen und Datenverarbeitung |
| series2 | Institut für Mathematische Maschinen und Datenverarbeitung (Informatik) <Erlangen>: Arbeitsberichte des Instituts für Mathematische Maschinen und Datenverarbeitung |
| spelling | Mendler, Michael V. Verfasser aut A modal logic for handling behavioural constraints in formal hardware verification Michael V. Mendler Erlangen 1993 IX, 236 S. txt rdacontent n rdamedia nc rdacarrier Institut für Mathematische Maschinen und Datenverarbeitung (Informatik) <Erlangen>: Arbeitsberichte des Instituts für Mathematische Maschinen und Datenverarbeitung 26,4 Zugl.: Erlangen, Univ., Diss., 1993 Beschränkung (DE-588)4247482-6 gnd rswk-swf Verhalten (DE-588)4062860-7 gnd rswk-swf Logik (DE-588)4036202-4 gnd rswk-swf Hardwareverifikation (DE-588)4214982-4 gnd rswk-swf Hardwareentwurf (DE-588)4159103-3 gnd rswk-swf Modallogik (DE-588)4074914-9 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Hardwareverifikation (DE-588)4214982-4 s Modallogik (DE-588)4074914-9 s DE-604 Verhalten (DE-588)4062860-7 s Beschränkung (DE-588)4247482-6 s Hardwareentwurf (DE-588)4159103-3 s Logik (DE-588)4036202-4 s 1\p DE-604 Institut für Mathematische Maschinen und Datenverarbeitung (Informatik) <Erlangen>: Arbeitsberichte des Instituts für Mathematische Maschinen und Datenverarbeitung 26,4 (DE-604)BV004860307 26,4 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Mendler, Michael V. A modal logic for handling behavioural constraints in formal hardware verification Institut für Mathematische Maschinen und Datenverarbeitung (Informatik) <Erlangen>: Arbeitsberichte des Instituts für Mathematische Maschinen und Datenverarbeitung Beschränkung (DE-588)4247482-6 gnd Verhalten (DE-588)4062860-7 gnd Logik (DE-588)4036202-4 gnd Hardwareverifikation (DE-588)4214982-4 gnd Hardwareentwurf (DE-588)4159103-3 gnd Modallogik (DE-588)4074914-9 gnd |
| subject_GND | (DE-588)4247482-6 (DE-588)4062860-7 (DE-588)4036202-4 (DE-588)4214982-4 (DE-588)4159103-3 (DE-588)4074914-9 (DE-588)4113937-9 |
| title | A modal logic for handling behavioural constraints in formal hardware verification |
| title_auth | A modal logic for handling behavioural constraints in formal hardware verification |
| title_exact_search | A modal logic for handling behavioural constraints in formal hardware verification |
| title_full | A modal logic for handling behavioural constraints in formal hardware verification Michael V. Mendler |
| title_fullStr | A modal logic for handling behavioural constraints in formal hardware verification Michael V. Mendler |
| title_full_unstemmed | A modal logic for handling behavioural constraints in formal hardware verification Michael V. Mendler |
| title_short | A modal logic for handling behavioural constraints in formal hardware verification |
| title_sort | a modal logic for handling behavioural constraints in formal hardware verification |
| topic | Beschränkung (DE-588)4247482-6 gnd Verhalten (DE-588)4062860-7 gnd Logik (DE-588)4036202-4 gnd Hardwareverifikation (DE-588)4214982-4 gnd Hardwareentwurf (DE-588)4159103-3 gnd Modallogik (DE-588)4074914-9 gnd |
| topic_facet | Beschränkung Verhalten Logik Hardwareverifikation Hardwareentwurf Modallogik Hochschulschrift |
| volume_link | (DE-604)BV004860307 |
| work_keys_str_mv | AT mendlermichaelv amodallogicforhandlingbehaviouralconstraintsinformalhardwareverification |