Parallelisierung des Viterbi-Decoders: Algorithmus und VLSI-Architektur
Saved in:
| Main Author: | |
|---|---|
| Format: | Thesis Book |
| Language: | German |
| Published: |
Düsseldorf
VDI Verl.
1990
|
| Edition: | Als Ms. gedr. |
| Series: | Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]
144 |
| Subjects: | |
| Physical Description: | VIII, 129 S. graph. Darst. |
| ISBN: | 3181444103 |
Staff View
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV004127925 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | t | ||
| 008 | 901031s1990 d||| mm|| 00||| gerod | ||
| 020 | |a 3181444103 |9 3-18-144410-3 | ||
| 035 | |a (OCoLC)472945871 | ||
| 035 | |a (DE-599)BVBBV004127925 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-83 |a DE-188 |a DE-B1550 | ||
| 080 | |a (04) | ||
| 080 | |a 519.725 | ||
| 080 | |a 621.374 | ||
| 080 | |a 621.382 | ||
| 080 | |a 621.394.14 | ||
| 084 | |a ZN 6045 |0 (DE-625)157497: |2 rvk | ||
| 084 | |a ELT 517d |2 stub | ||
| 100 | 1 | |a Fettweis, Gerhard |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Parallelisierung des Viterbi-Decoders |b Algorithmus und VLSI-Architektur |
| 250 | |a Als Ms. gedr. | ||
| 264 | 1 | |a Düsseldorf |b VDI Verl. |c 1990 | |
| 300 | |a VIII, 129 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] |v 144 | |
| 502 | |a Zugl.: Aachen, Techn. Hochsch., Diss., 1990 | ||
| 650 | 0 | 7 | |a Viterbi-Algorithmus |0 (DE-588)4273784-9 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitalübertragung |0 (DE-588)4149853-7 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitale Signalverarbeitung |0 (DE-588)4113314-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Parallelverarbeitung |0 (DE-588)4075860-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Algorithmus |0 (DE-588)4001183-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VLSI |0 (DE-588)4117388-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Digitale Signalverarbeitung |0 (DE-588)4113314-6 |D s |
| 689 | 0 | 1 | |a Viterbi-Algorithmus |0 (DE-588)4273784-9 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Digitalübertragung |0 (DE-588)4149853-7 |D s |
| 689 | 1 | 1 | |a Viterbi-Algorithmus |0 (DE-588)4273784-9 |D s |
| 689 | 1 | 2 | |a Parallelverarbeitung |0 (DE-588)4075860-6 |D s |
| 689 | 1 | 3 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 1 | |8 1\p |5 DE-604 | |
| 689 | 2 | 0 | |a Algorithmus |0 (DE-588)4001183-5 |D s |
| 689 | 2 | 1 | |a Parallelverarbeitung |0 (DE-588)4075860-6 |D s |
| 689 | 2 | 2 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 2 | |8 2\p |5 DE-604 | |
| 810 | 2 | |a 10] |t Verein Deutscher Ingenieure: [Fortschrittberichte VDI |v 144 |w (DE-604)BV000897204 |9 144 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-002576518 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 2\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
Record in the Search Index
| _version_ | 1804118344447557632 |
|---|---|
| any_adam_object | |
| author | Fettweis, Gerhard |
| author_facet | Fettweis, Gerhard |
| author_role | aut |
| author_sort | Fettweis, Gerhard |
| author_variant | g f gf |
| building | Verbundindex |
| bvnumber | BV004127925 |
| classification_rvk | ZN 6045 |
| classification_tum | ELT 517d |
| ctrlnum | (OCoLC)472945871 (DE-599)BVBBV004127925 |
| discipline | Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik |
| edition | Als Ms. gedr. |
| format | Thesis Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02443nam a2200637 cb4500</leader><controlfield tag="001">BV004127925</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">901031s1990 d||| mm|| 00||| gerod</controlfield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3181444103</subfield><subfield code="9">3-18-144410-3</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)472945871</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV004127925</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-188</subfield><subfield code="a">DE-B1550</subfield></datafield><datafield tag="080" ind1=" " ind2=" "><subfield code="a">(04)</subfield></datafield><datafield tag="080" ind1=" " ind2=" "><subfield code="a">519.725</subfield></datafield><datafield tag="080" ind1=" " ind2=" "><subfield code="a">621.374</subfield></datafield><datafield tag="080" ind1=" " ind2=" "><subfield code="a">621.382</subfield></datafield><datafield tag="080" ind1=" " ind2=" "><subfield code="a">621.394.14</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 6045</subfield><subfield code="0">(DE-625)157497:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 517d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Fettweis, Gerhard</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Parallelisierung des Viterbi-Decoders</subfield><subfield code="b">Algorithmus und VLSI-Architektur</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Düsseldorf</subfield><subfield code="b">VDI Verl.</subfield><subfield code="c">1990</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">VIII, 129 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]</subfield><subfield code="v">144</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="a">Zugl.: Aachen, Techn. Hochsch., Diss., 1990</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Viterbi-Algorithmus</subfield><subfield code="0">(DE-588)4273784-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalübertragung</subfield><subfield code="0">(DE-588)4149853-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitale Signalverarbeitung</subfield><subfield code="0">(DE-588)4113314-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Parallelverarbeitung</subfield><subfield code="0">(DE-588)4075860-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Algorithmus</subfield><subfield code="0">(DE-588)4001183-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Digitale Signalverarbeitung</subfield><subfield code="0">(DE-588)4113314-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Viterbi-Algorithmus</subfield><subfield code="0">(DE-588)4273784-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Digitalübertragung</subfield><subfield code="0">(DE-588)4149853-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Viterbi-Algorithmus</subfield><subfield code="0">(DE-588)4273784-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Parallelverarbeitung</subfield><subfield code="0">(DE-588)4075860-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="3"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Algorithmus</subfield><subfield code="0">(DE-588)4001183-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="1"><subfield code="a">Parallelverarbeitung</subfield><subfield code="0">(DE-588)4075860-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="2"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="810" ind1="2" ind2=" "><subfield code="a">10]</subfield><subfield code="t">Verein Deutscher Ingenieure: [Fortschrittberichte VDI</subfield><subfield code="v">144</subfield><subfield code="w">(DE-604)BV000897204</subfield><subfield code="9">144</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-002576518</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV004127925 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T16:08:48Z |
| institution | BVB |
| isbn | 3181444103 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-002576518 |
| oclc_num | 472945871 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-83 DE-188 DE-B1550 |
| owner_facet | DE-91 DE-BY-TUM DE-83 DE-188 DE-B1550 |
| physical | VIII, 129 S. graph. Darst. |
| publishDate | 1990 |
| publishDateSearch | 1990 |
| publishDateSort | 1990 |
| publisher | VDI Verl. |
| record_format | marc |
| series2 | Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] |
| spelling | Fettweis, Gerhard Verfasser aut Parallelisierung des Viterbi-Decoders Algorithmus und VLSI-Architektur Als Ms. gedr. Düsseldorf VDI Verl. 1990 VIII, 129 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] 144 Zugl.: Aachen, Techn. Hochsch., Diss., 1990 Viterbi-Algorithmus (DE-588)4273784-9 gnd rswk-swf Digitalübertragung (DE-588)4149853-7 gnd rswk-swf Digitale Signalverarbeitung (DE-588)4113314-6 gnd rswk-swf Parallelverarbeitung (DE-588)4075860-6 gnd rswk-swf Algorithmus (DE-588)4001183-5 gnd rswk-swf VLSI (DE-588)4117388-0 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Digitale Signalverarbeitung (DE-588)4113314-6 s Viterbi-Algorithmus (DE-588)4273784-9 s DE-604 Digitalübertragung (DE-588)4149853-7 s Parallelverarbeitung (DE-588)4075860-6 s VLSI (DE-588)4117388-0 s 1\p DE-604 Algorithmus (DE-588)4001183-5 s 2\p DE-604 10] Verein Deutscher Ingenieure: [Fortschrittberichte VDI 144 (DE-604)BV000897204 144 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 2\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Fettweis, Gerhard Parallelisierung des Viterbi-Decoders Algorithmus und VLSI-Architektur Viterbi-Algorithmus (DE-588)4273784-9 gnd Digitalübertragung (DE-588)4149853-7 gnd Digitale Signalverarbeitung (DE-588)4113314-6 gnd Parallelverarbeitung (DE-588)4075860-6 gnd Algorithmus (DE-588)4001183-5 gnd VLSI (DE-588)4117388-0 gnd |
| subject_GND | (DE-588)4273784-9 (DE-588)4149853-7 (DE-588)4113314-6 (DE-588)4075860-6 (DE-588)4001183-5 (DE-588)4117388-0 (DE-588)4113937-9 |
| title | Parallelisierung des Viterbi-Decoders Algorithmus und VLSI-Architektur |
| title_auth | Parallelisierung des Viterbi-Decoders Algorithmus und VLSI-Architektur |
| title_exact_search | Parallelisierung des Viterbi-Decoders Algorithmus und VLSI-Architektur |
| title_full | Parallelisierung des Viterbi-Decoders Algorithmus und VLSI-Architektur |
| title_fullStr | Parallelisierung des Viterbi-Decoders Algorithmus und VLSI-Architektur |
| title_full_unstemmed | Parallelisierung des Viterbi-Decoders Algorithmus und VLSI-Architektur |
| title_short | Parallelisierung des Viterbi-Decoders |
| title_sort | parallelisierung des viterbi decoders algorithmus und vlsi architektur |
| title_sub | Algorithmus und VLSI-Architektur |
| topic | Viterbi-Algorithmus (DE-588)4273784-9 gnd Digitalübertragung (DE-588)4149853-7 gnd Digitale Signalverarbeitung (DE-588)4113314-6 gnd Parallelverarbeitung (DE-588)4075860-6 gnd Algorithmus (DE-588)4001183-5 gnd VLSI (DE-588)4117388-0 gnd |
| topic_facet | Viterbi-Algorithmus Digitalübertragung Digitale Signalverarbeitung Parallelverarbeitung Algorithmus VLSI Hochschulschrift |
| volume_link | (DE-604)BV000897204 |
| work_keys_str_mv | AT fettweisgerhard parallelisierungdesviterbidecodersalgorithmusundvlsiarchitektur |