Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Düsseldorf
VDI-Verl.
1985
|
| Ausgabe: | Als Ms. gedr. |
| Schriftenreihe: | Verein Deutscher Ingenieure: Fortschritt-Berichte VDI / 8
88 |
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | Zugl.: Paderborn, Univ., Diss. |
| Beschreibung: | IV, 195 S. Ill., graph. Darst. |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV002114419 | ||
| 003 | DE-604 | ||
| 005 | 20030328 | ||
| 007 | t | ||
| 008 | 890928s1985 ad|| m||| 00||| ger d | ||
| 035 | |a (OCoLC)35434518 | ||
| 035 | |a (DE-599)BVBBV002114419 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-210 |a DE-83 | ||
| 084 | |a MSR 725d |2 stub | ||
| 100 | 1 | |a Loges, Wolfgang |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren |c Wolfgang Loges |
| 250 | |a Als Ms. gedr. | ||
| 264 | 1 | |a Düsseldorf |b VDI-Verl. |c 1985 | |
| 300 | |a IV, 195 S. |b Ill., graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Verein Deutscher Ingenieure: Fortschritt-Berichte VDI / 8 |v 88 | |
| 500 | |a Zugl.: Paderborn, Univ., Diss. | ||
| 650 | 0 | 7 | |a Signalprozessor |0 (DE-588)4054943-4 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Signalprozessor |0 (DE-588)4054943-4 |D s |
| 689 | 0 | |5 DE-604 | |
| 810 | 2 | |a 8 |t Verein Deutscher Ingenieure: Fortschritt-Berichte VDI |v 88 |w (DE-604)BV000882482 |9 88 | |
| 856 | 4 | 2 | |m HBZ Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=001386790&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-001386790 | ||
Datensatz im Suchindex
| _version_ | 1804116568388403200 |
|---|---|
| adam_text | Titel: Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren
Autor: Loges, Wolfgang
Jahr: 1985
Seite
INHALT
1. Einführung 1
2. Reglerbeschreibung 4
2.1 Algorithmus für den Mehrgrößenregler 4
2.2 Anforderungen an das Regelungssystem 7
3. Vergleich verschiedener Prozessortypen für
den Einsatz als schneller digitaler Regler 9
3.1 Bit-Slice-Prozessor 10
3.1.1 Hardwareaufwand 10
3.1.2 Befehlssatz, Befehlsausführung und
Programmierung 13
3.1.3 Erreichbare Abtastzeiten 14
3.2 Universal-Mikroprozessor 15
3.2.1 Hardwareaufwand 15
3.2.2 Befehlssatz, Befehlsausführung und
Programmierung 16
3.2.3 Erreichbare Abtastzeiten 18
3.3 Signalprozessoren 19
3.3.1 Hardwareaufwand 19
3.3.2 Befehlssatz, Befehlsausführung und
Programmierung 22
3.3.3 Erreichbare Abtastzeiten 23
3.4 Zusammenfassung 23
4. Der Signalprozessor als schneller digitaler
MehrgröBenregler 26
4.1 Übersicht über derzeit einsetzbare Signal¬
prozessoren 26
4.1.1 Kurzbeschreibung 26
4.1.2 Architektur-Vergleich 36
4.1.3 Vergleich der Instruktionsformate 42
4.2 Arithmetikprobleme 46
4.2.1 Festpunkt-/Gleitpunkt-Rechnung 46
4.2.2 Linkspunkt-/Rechtspunktrechnung 49
4.2.3 Sättigungsoverflow 53
4.2.4 Genauigkeitserhöhung 60
4.2.5 Tabellarische Übersicht der wichtigsten
arithmetischen Eigenschaften 64
4.3 Realisierung eines HardwareSystems für den
Laboreinsatz 66
4.3.1 Anforderungen an das System 66
4.3.2 Systemarchitektur 67
4.3.3 Beschreibung der einzelnen Systemkomponenten 70
4.3.3.1 Prozessorkarte 70
4.3.3.2 Steuerkarte 73
4.3.3.3 Interfacekarte 77
4.3.3.4 ADC-Subsystem 79
4.3.3.5 DAC-Subsystem 81
5. Programmierhilfen für den Signalprozessor 84
5.1 Übersicht über derzeit verfügbare Program¬
mierhilfen 84
5.2 Codegenerator als Programmierhilfe 86
5.2.1 Codegeneratorprinzip 86
5.2.2 Nutzen eines Codegenerators 87
5.3 Entwicklung eines Codegenerators zur Pro¬
grammierung von linearen und nichtlinearen
Mehrgrößenreglern 88
5.3.1 Struktur des Codegenerator-Programmpaketes 88
5.3.2 Abarbeitung des Regelalgorithmus 91
5.3.3 Aufbereitung der Koeffizienten des linearen
Reglers 93
5.3.3.1 Skalierung und Overflowabfrage 94
5.3.3.2 Daten und Koeffizienten in 16 Bit-Darstellung 99
5.3.3.3 Daten in 16 Bit und die Koeffizienten in 32
Bit-Darstellung 101
5.3.3.4 Daten und Koeffizienten in 32 Bit-
Darstellung 111
5.3.4 Aufbau des Assemblerprogramms für den
linearen Regler 115
5.3.4.1 Symbolische Adreßzuordnung 117
5.3.4.2 Belegung des internen Daten-RAMs 121
5.3.4.3 Skalarprodukter Stellung für C u, , Du-
und xk+1 122
5.3.5 Aufbau des Assemblerprogramms für den nicht¬
linearen Regler 125
5.3.5.1 Aufbau der nichtlinearen Funktion 128
5.3.5.2 Symbolische Adreßzuordnung und Daten-RAM-
Belegung 131
5.3.6 Abschließende Betrachtungen zum Code¬
generator 133
5.3.6.1 Optimalität des erstellten Codes 133
5.3.6.2 tlbertragbarkeit des Codegenerators 135
6. Ausblick auf weitere Entwicklungen bei den
Signalprozessoren 137
7. Zusammenfassung 139
Anhang
Anhang A Befehlssatz TMS 320 141
Anhang B Aufbau des Codes für die Skalar-
produktbildung beim TMS 320 147
Anhang C Overflowuntersuchung und Rück¬
skalierung 163
Anhang D Anwendungsbeispiel 173
Anhang E Abbildungen des mechanischen
Aufbaus des digitalen Reglers .. 186
Literaturverzeichnis 190
|
| any_adam_object | 1 |
| author | Loges, Wolfgang |
| author_facet | Loges, Wolfgang |
| author_role | aut |
| author_sort | Loges, Wolfgang |
| author_variant | w l wl |
| building | Verbundindex |
| bvnumber | BV002114419 |
| classification_tum | MSR 725d |
| ctrlnum | (OCoLC)35434518 (DE-599)BVBBV002114419 |
| discipline | Mess-/Steuerungs-/Regelungs-/Automatisierungstechnik |
| edition | Als Ms. gedr. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01463nam a2200361 cb4500</leader><controlfield tag="001">BV002114419</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20030328 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">890928s1985 ad|| m||| 00||| ger d</controlfield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)35434518</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV002114419</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">MSR 725d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Loges, Wolfgang</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren</subfield><subfield code="c">Wolfgang Loges</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Düsseldorf</subfield><subfield code="b">VDI-Verl.</subfield><subfield code="c">1985</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">IV, 195 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Verein Deutscher Ingenieure: Fortschritt-Berichte VDI / 8</subfield><subfield code="v">88</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Zugl.: Paderborn, Univ., Diss.</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Signalprozessor</subfield><subfield code="0">(DE-588)4054943-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Signalprozessor</subfield><subfield code="0">(DE-588)4054943-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="810" ind1="2" ind2=" "><subfield code="a">8</subfield><subfield code="t">Verein Deutscher Ingenieure: Fortschritt-Berichte VDI</subfield><subfield code="v">88</subfield><subfield code="w">(DE-604)BV000882482</subfield><subfield code="9">88</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HBZ Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=001386790&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-001386790</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV002114419 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T15:40:35Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-001386790 |
| oclc_num | 35434518 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-210 DE-83 |
| owner_facet | DE-91 DE-BY-TUM DE-210 DE-83 |
| physical | IV, 195 S. Ill., graph. Darst. |
| publishDate | 1985 |
| publishDateSearch | 1985 |
| publishDateSort | 1985 |
| publisher | VDI-Verl. |
| record_format | marc |
| series2 | Verein Deutscher Ingenieure: Fortschritt-Berichte VDI / 8 |
| spelling | Loges, Wolfgang Verfasser aut Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren Wolfgang Loges Als Ms. gedr. Düsseldorf VDI-Verl. 1985 IV, 195 S. Ill., graph. Darst. txt rdacontent n rdamedia nc rdacarrier Verein Deutscher Ingenieure: Fortschritt-Berichte VDI / 8 88 Zugl.: Paderborn, Univ., Diss. Signalprozessor (DE-588)4054943-4 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Signalprozessor (DE-588)4054943-4 s DE-604 8 Verein Deutscher Ingenieure: Fortschritt-Berichte VDI 88 (DE-604)BV000882482 88 HBZ Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=001386790&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Loges, Wolfgang Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren Signalprozessor (DE-588)4054943-4 gnd |
| subject_GND | (DE-588)4054943-4 (DE-588)4113937-9 |
| title | Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren |
| title_auth | Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren |
| title_exact_search | Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren |
| title_full | Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren Wolfgang Loges |
| title_fullStr | Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren Wolfgang Loges |
| title_full_unstemmed | Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren Wolfgang Loges |
| title_short | Realisierung schneller digitaler Regler hoher Ordnung mit Signalprozessoren |
| title_sort | realisierung schneller digitaler regler hoher ordnung mit signalprozessoren |
| topic | Signalprozessor (DE-588)4054943-4 gnd |
| topic_facet | Signalprozessor Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=001386790&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV000882482 |
| work_keys_str_mv | AT logeswolfgang realisierungschnellerdigitalerreglerhoherordnungmitsignalprozessoren |